一种模数转换电路制造技术

本发明专利技术公开了一种模数转换电路，包括与非门、与门、隔直电容和反馈电阻；所述与非门的第一输入端子通过隔直电容接收待转换的模拟信号，第二输入端子接收数字电路模块输出的使能信号，所述与非门将接收到的两路信号进行与非运算后，输出至所述的与门同所述数字电路模块输出的使能信号进行与运算后，输出转换后的数字信号至所述的数字电路模块；所述反馈电阻连接在所述与非门的输出端子与第一输入端子之间。本发明专利技术的模数转换电路结构简单，成本低，应用于多模块系统中，可以提高系统运行的稳定性。

【技术实现步骤摘要】

本专利技术属于信号处理电路
，具体地说，是涉及一种将模拟信号转换为数 字信号的电子电路。
技术介绍
对于一个复杂的电路系统，经常要面对模拟电路与数字电路共存的情况。为了降 低系统的复杂程度和成本，经常会共用部分电路。比如在系统中有一个模拟的时钟信号，为 这个系统的模块电路部分提供工作时钟，同时，这个系统的数字电路部分也存在一个模块 需要一个时钟信号。但是，由于此模拟的时钟信号的电平和占空比等问题，不能直接提供给 数字电路部分，这就需要一个电路对所述的模拟时钟信号进行转化。图1列举了目前一般多模块系统当中的时钟处理方案，即模拟电路部分和数字电 路部分采用单独的时钟单元提供时钟信号。图1中，模拟电路模块根据自己的需求输出一 个使能信号，进而控制电源及时钟管理模块内部的时钟电路是否通过其时钟输出管脚CLK_ OUT输出模拟时钟信号到模拟电路模块的时钟输入管脚CLK_A。在模拟时钟信号的传输线 路中串联有隔直电容C003，其目的是保证通过时钟输出管脚CLK_0UT输出的交流的时钟信 号可以到达模拟电路模块，而其中的直流电平被阻隔。系统中，数字电路模块所需的数字时 钟信号则通过数字时钟晶体振荡器或者分立器件组成的时钟单元输出提供。采用图1所示 的时钟处理方案的主要问题是系统成本较高。虽然由分离器件组成的时钟单元的成本相比 数字时钟晶体振荡器要低，但是由于它所需要的器件数量较多，并且要求器件的离散性要 低，因此，应用这种方案设计出来的系统会带来稳定性差的问题，比如频偏、占空比偏差大寸。基于此，如何降低系统成本、并为系统中的数字电路模块提供稳定性强的数字时 钟信号是本专利技术所要解决的一项主要问题。
技术实现思路
本专利技术的目的在于提供一种模数转换电路，以降低系统的硬件成本。为解决上述技术问题，本专利技术采用以下技术方案予以实现—种模数转换电路，包括与非门、与门、隔直电容和反馈电阻；所述与非门的第一 输入端子通过隔直电容接收待转换的模拟信号，第二输入端子接收数字电路模块输出的使 能信号，所述与非门将接收到的两路信号进行与非运算后，输出至所述的与门同所述数字 电路模块输出的使能信号进行与运算后，输出转换后的数字信号至所述的数字电路模块； 所述反馈电阻连接在所述与非门的输出端子与第一输入端子之间。进一步的，所述与非门的供电电压幅值为VCC ；所述与门的供电电压幅值为VCC2， 且VCC2等于所述数字电路模块的工作电压幅值；所述模拟信号的波形峰峰值为V ；其中， V^O. 4XVCC 且 VCC 彡 0. 4XVCC2。优选的，所述与非门的供电电压幅值VCC大于等于所述模拟信号的波形峰值。为了匹配数字电路模块的输入阻抗，所述与门的输出端子通过串联的阻抗匹配电 阻连接所述的数字电路模块。优选的，所述与门的输出端子通过滤波电容接地，以滤波系统中的高频噪声。进一步的，所述模拟信号为模拟时钟信号，通过所述与非门和非门转换生成数字 时钟信号，输出至数字电路模块的时钟输入管脚，为数字电路模块提供稳定的时钟信号。又进一步的，所述模拟时钟信号由时钟电路输出，所述时钟电路的使能端接收所 述数字电路模块输出的使能信号，所述使能信号为时钟使能信号，且高电平有效。再进一步的，所述时钟电路输出的模拟时钟信号通过另一隔直电容同时传输至模 拟电路模块的时钟输入管脚，所述模拟电路模块的时钟使能信号输出管脚连接所述时钟电 路的使能端。为了避免通过模拟电路模块和数字电路模块输出的两路时钟使能信号相互影响， 在两路时钟使能信号传输线中分别串联一路二极管。其中，所述时钟电路的使能端连接两 路二极管的阴极，两路二极管的阳极分别与所述模拟电路模块的时钟使能信号输出管脚和 数字电路模块的时钟使能信号输出管脚一一对应连接。更进一步的，所述时钟电路内置于一电源及时钟管理模块中，并与晶体振荡器相 连接。与现有技术相比，本专利技术的优点和积极效果是本专利技术的模数转换电路结构简单， 成本低，尤其适合应用在模拟电路与数字电路共存的系统中，以将系统中原有的模拟时钟 信号转换为数字时钟信号，为系统中的数字电路模块提供其所需的工作时钟。由此不仅可 以大幅度降低系统的硬件成本，而且相比现有的数字时钟单元来说，还可以提高系统运行 的稳定性，避免出现数字时钟信号频偏、占空比偏差大等问题。结合附图阅读本专利技术实施方式的详细描述后，本专利技术的其他特点和优点将变得更 加清楚。附图说明图1是现有多模块系统中时钟处理方案的电路原理框图；图2是本专利技术所提出的模数转换电路的一种实施例的电路原理图；图3是将图2所示模数转换电路应用于多模块系统中，以将系统中的模拟时钟信 号转换为数字信号的电路原理框图；图4是图3所示系统中模拟时钟信号以及通过与非门和与门输出的信号波形示意 图。具体实施例方式下面结合附图对本专利技术的具体实施方式进行详细地描述。实施例一，本实施例的模数转换电路，其核心器件是两个逻辑门一个与非门 SOOl和一个与门S002，参见图2所示。其中，与非门SOOl的第一输入端子连接隔直电容 C002,并通过反馈电阻R002连接其输出端子。待转换的模拟信号经所述隔直电容C002将 其中的直流电平隔离后，输出交流的模拟信号至所述与非门SOOl的第一输入端子；所述与 非门SOOl的第二输入端子接收数字电路模块输出的使能信号EN2，并对接收到的两路信号进行与非运算后，输出至与门S002的其中一路输入端子。所述与门S002的另外一路输入 端子同样接收来自数字电路模块的使能信号EN2，进行与运算后，输出转换后的数字信号， 传输至所述的数字电路模块。对于与非门SOOl来说，只要其输入有一个为低电平时，输出恒为高电平；只有两 个输入都为高电平时，输出才为低电平。而对于与门S002来说，只有其两个输入信号均为 高电平时，输出才为高电平；只要其中一个输入信号为低电平，输出恒为低电平。利用上 述原理，当数字电路模块输出的使能信号EN2为低电平时，无论模拟信号是低是高，与非门 SOOl和与门S002的输出都保持一种电平不发生变化。此状态可以在数字电路模块未启动 或者不需要接收数字信号的情况下，通过输出无效的低电平使能信号EN2来阻止所述模数 转换电路进行模拟信号到数字信号的转换过程。而当数字电路模块输出的使能信号EN2 为高电平时，与非门SOOl和与门S002的输出都会随着另外一个输入端子的电平变化而变 化。其中，与非门SOOl用来将模拟信号变成数字信号。原理是当模拟信号的电压值大于 0.7XVCC(其中，VCC为与非门SOOl的供电电压幅值)时，与非门SOOl输出低电平；而当 模拟信号的电压值小于0. 3XVCC时，与非门SOOl输出高电平。由此可以知道此模数转 换电路能够正常工作的条件就是模拟信号的波形峰峰值V的理论最小值为0. 4XVCC，只有 大于或等于这个值的模拟信号才有可能通过图2所示的模数转换电路转换成数字信号。与 门S002是对与非门SOOl的补充。由于与非门SOOl输入的时钟信号电压幅度在不断变化， 这种变化通过反馈电阻R002影响到与非门SOOl的输出级，从而导致与非门SOOl输出的高 电平和低电平不能停留在一个稳定值上，而是在波动变化。再通过与门S002进行第二次整 形后，能够将这些不稳定的电平波形去除，从而让本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：王海盈，
申请(专利权)人：青岛海信移动通信技术股份有限公司，
类型：发明
国别省市：95