本发明专利技术公开了一种实现ＳＴＭ－１接口汇聚多路Ｅｔｈｅｒｎｅｔ?ｏｖｅｒ?Ｅ１协议转换的装置，包括ＳＴＭ－１光模块，所述ＳＴＭ－１光模块通过１５５Ｍ差分信号连接有ＣＤＲ模块，所述ＣＤＲ模块通过１５５Ｍ差分信号连接有ＦＰＧＡ电路，所述ＦＰＧＡ电路通过Ｄ／Ａ总线分别连接有ＤＤＲ２ＳＤＲＡＭ模块和ＣＰＵ模块，所述ＦＰＧＡ电路通过ＧＭＩＩ接口连接有ＧＥ?ＰＨＹ芯片模块，所述ＧＥ?ＰＨＹ芯片模块连接有ＧＥ?ｘ?２接口。本发明专利技术采用现场可编程芯片自行开发替代了套片方案，价格有明显的优势，同时摆脱了对进口芯片的依赖，具有明显的自主创新的特点。本发明专利技术装置广泛应用于通信领域中。
【技术实现步骤摘要】
本专利技术涉及一种协议转换器汇聚技术，特别是一种实现STM-I接口汇聚多路 Ethernet over El协议转换的装置。
技术介绍
SDH技术原理1.字节间插复用S0NET/SDH是基于时分多路复用(TDM)的一种技术。具体讲 SDH体制有一套标准的速率等级，基本的信号传输等级是STM-1，高等级的信号系列STM-4、 STM-16等，都是将低速率的STM-I通过字节间插同步复用而成，复用的个数是4的倍数。2. SDH帧结构ITU-T规定了 STM-N的帧是以字节为单位的矩形块状帧结构，如图 1所示。从图中看出STM-N的信号是9行X270XN列的帧结构。此处的N与STM-N的N相 一致。表示此信号由N个STM-I信号通过字节间插复用而成。由此可知，STM-I信号的帧结 构是9行X270列的块状帧。需要说明的是，上面将信号的帧结构等效为块状，仅仅是为了 分析的方便，STM-N信号在线路上传输时也遵循按比特的传输方式，S卩帧结构中的字节从 左到右，从上到下一个字节一个字节的传输，传完一行再传下一行，传完一帧再传下一帧。HDLC技术原理HDLC是面向比特的数据链路控制协议的典型代表，该协议不依赖于任何一种字符 编码集；数据报文可透明传输，用于实现透明传输的“0比特插入法”易于硬件实现；全双工 通信，有较高的数据链路传输效率；所有帧采用CRC检验，对信息帧进行顺序编号，可防止 漏收或重份，传输可靠性高；传输控制功能与处理功能分离，具有较大灵活性。在HDLC中， 数据和控制报文均以帧的标准格式传送。HDLC中的帧类似于BSC的字符块，但BSC协议中的 数据报文和控制报文是独立传输的，而HDLC中的命令应以统一的格式按帧传输。HDLC的完 整的帧由标志字段(F)、地址字段(A)、控制字段(C)、信息字段(I)、帧校验序列字段(FCS) 等组成，如图2所示，标志字段为01111110的比特模式，用以标志帧的起始和前一帧的终 止。标志字段也可以作为帧与帧之间的填充字符。帧校验序列字段可以使用16位CRCJi 两个标志字段之间的整个帧的内容进行校验。FCS的生成多项式CCITTV 4. 1建议规定的 X16+X12+X5+1。802. 3以太网帧格式以太网这个术语通常是指由DEC，Intel和Xerox公司在1982年联合公布的一个 标准，它是当今TCP/IP采用的主要的局域网技术，它采用一种称作CSMA/⑶的媒体接入方 法。以太网帧格式由前导码(7字节)、帧起始定界符(1字节)、目的MAC地址(6字节)、源 MAC地址(6字节)、类型/长度(2字节)、数据(46 1500字节)、帧校验序列(4字节)。 如图3所示。网桥原理从STM-I帧格式里解码出63个VC12 (El)通道，每个VC12 (El)通道按照HDLC协3议解码出以太网数据，从GMII接口发送数据流到GE PHY芯片。反之，GE PHY将收到的原 始以太网数据包，从GMII接口发送数据流到FPGA的GMAC接口模块，取出以太网帧格式中 的目的MAC地址，查找缓存的地址表，找出此次数据包流向的VC12通道，并按照HDLC协议 遍码，从相应的VC12通道发送出去。如果以太网数据包为广播包或未知单播包，则需要从 63个通道广播出去。国内大部分厂家采用套片的方案来实现光汇聚网桥的核心功能，但是由于采用了 大量国外的套片解决方案，价格居高不下，影响了该方案的推广。
技术实现思路
为了解决上述的技术问题，本专利技术的目的是提供一种结构简单、成本低且性价比 高的实现STM-I接口汇聚多路Ethernet over El协议转换的装置。本专利技术解决其技术问题所采用的技术方案是一种实现STM-I接口汇聚多路Ethernet over El协议转换的装置，包括STM-I光 模块，所述STM-I光模块通过155M差分信号连接有⑶R模块，所述⑶R模块通过155M差分 信号连接有FPGA电路，所述FPGA电路通过D/A总线分别连接有DDR2SDRAM模块和CPU模 块，所述FPGA电路通过GMII接口连接有GE PHY芯片模块，所述GE PHY芯片模块连接有GE χ 2 接口。进一步作为优选的实施方式，所述FPGA电路包括有STM-I帧编码/解码电路，所 述STM-I帧编码/解码电路连接有MAC/HDLC数据转换电路，所述MAC/HDLC数据转换电路 连接有多路交换网桥电路，所述STM-I帧编码/解码电路设有STM-I接口输入155M差分信 号，所述多路交换网桥电路设有GMII接口。进一步作为优选的实施方式，所述多路交换网桥电路为64路交换网桥电路。进一步作为优选的实施方式，所述CPU模块为ARM9芯片。本专利技术的有益效果是本专利技术采用现场可编程芯片自行开发替代了套片方案，价 格有明显的优势，同时摆脱了对进口芯片的依赖，具有明显的自主创新的特点，且本专利技术由 于采用了 FPGA电路，使系统升级和维护极其简单和方便。附图说明下面结合附图和实施例对本专利技术作进一步说明。图1是SDH帧格式图；图2是HDLC帧格式图；图3是以太网帧格式图；图4是整体框架示意图；图5是FPGA核心模块示意图。具体实施例方式参照图4，一种实现STM-I接口汇聚多路Ethernet over El协议转换的装置，包 括STM-I光模块1，所述STM-I光模块1通过155M差分信号连接有⑶R模块2，所述⑶R 模块2通过155M差分信号连接有FPGA电路3，所述FPGA电路3通过D/A总线分别连接有DDR2SDRAM模块5和CPU模块4，所述FPGA电路3通过GMII接口连接有GE PHY芯片模块 6，所述GE PHY芯片模块6连接有GE χ 2接口。进一步参照图5，作为优选的实施方式，所述FPGA电路3包括有STM-I帧编码/解 码电路31，所述STM-I帧编码/解码电路31连接有MAC/HDLC数据转换电路32，所述MAC/ HDLC数据转换电路32连接有多路交换网桥电路33，所述STM-I帧编码/解码电路31设有 STM-I接口输入155M差分信号，所述多路交换网桥电路33设有GMII接口。进一步作为优选的实施方式，所述多路交换网桥电路33为64路交换网桥电路。进一步作为优选的实施方式，所述CPU模块4为ARM9芯片。一种实现STM-I接口汇聚63路Ethernet over El协议转换的装置，包含以下模 块FPGA核心模块；GE PHY芯片模块；SDH时钟电路模块；CPU控制模块；DDR2存储模块；所 述FPGA核心模块包括STM-1帧编码/解码、63路网桥、64路以太网交换功能、100M/1000M MAC等核心功能。所述FPGA模块与SDH时钟电路模块采用LVDS电平差分信号连接，SDH时钟电路 模块包含CDR时钟/数据恢复电路以及光发射接收模块。 所述FPGA模块与GE PHY模块采用LVTTL电平GMII总线模式连接。所述FPGA模块与CPU模块采用LVTTL电平D/A总线模式连接。所述FPGA模块与DDR存储模块采用LVTTL电平D/A总线模式连接。本专利技术的整体框架示意图如图4所示，使用现场可编程芯片(FPGA)技术，完成核 心功能，包含以下模块=STM-I帧编码/解码、63路网桥、64路以太本文档来自技高网...
【技术保护点】
【技术特征摘要】
一种实现STM 1接口汇聚多路Ethernet over E1协议转换的装置，其特征在于包括STM 1光模块(1)，所述STM 1光模块(1)通过155M差分信号连接有CDR模块(2)，所述CDR模块(2)通过155M差分信号连接有FPGA电路(3)，所述FPGA电路(3)通过D/A总线分别连接有DDR2SDRAM模块(5)和CPU模块(4)，所述FPGA电路(3)通过GMII接口连接有GE PHY芯片模块(6)，所述GE PHY芯片模块(6)连接有GE x 2接口。2.根据权利要求1所述的一种实现STM-I接口汇聚多路EthernetoverEl协议转换 的装置，其特征在于所述FPGA电路(3)包括有STM-...
【专利技术属性】
技术研发人员：张骏，项凌骏，向斌，张晓聪，李超，
申请(专利权)人：珠海市佳讯实业有限公司，杭州瑞纳科技有限公司，
类型：发明
国别省市：44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。