ＬＡＮ／ＧＰＩＢ接口转换装置制造方法及图纸

本发明专利技术涉及一种ＬＡＮ／ＧＰＩＢ接口转换装置，其包括依次连接且相互通信的ＧＰＩＢ插座、总线驱动单元、现场可编程逻辑阵列模块（ＦＰＧＡ）、ＣＰＵ单元以及ＬＡＮ接口，ＧＰＩＢ插座与ＧＰＩＢ总线相连，ＬＡＮ接口与ＬＡＮ总线连接；总线驱动单元用于增强ＧＰＩＢ总线信号的驱动功能；现场可编程逻辑阵列模块（ＦＰＧＡ）可实现ＧＰＩＢ协议与ＬＡＮ协议的转换以及ＧＰＩＢ状态与ＬＡＮ状态的转换；ＣＰＵ单元实现ＬＡＮ接口和现场可编程逻辑阵列模块（ＦＰＧＡ）的控制。具有使用简单、可视性强、便于共享系统的优点。

【技术实现步骤摘要】

本专利技术涉及一种LAN/GPIB接口转换装置，属于计算机通信接口

技术介绍
在测试测量系统中使用的大多数台式仪器都配置有GPIB接口，而现在的PC机大 多数无法和其直连，故要实现PC机对仪器的控制必须使用转换接口，通常的做法是使用仪 器厂商提供的专用模块附件才能和计算机通信。标准LAN接口是业界最稳定和生命周期最 长并且还在不断发展的开放式工业标准，并且适用于分布式系统，因此研制一种LAN接口 到GPIB接口的转换装置具有重要的意义。
技术实现思路
本专利技术目的是提供一种LAN/GPIB接口转换装置。本专利技术的技术解决技术方案是一种LAN/GPIB接口转换装置，其特殊之处在于其包括依次连接且相互通信的 GPIB插座、总线驱动单元、现场可编程逻辑阵列模块FPGA、CPU单元以及LAN接口，所述 GPIB插座与GPIB总线相连，所述LAN接口与LAN总线连接；所述总线驱动单元用于增强 GPIB总线信号的驱动功能；所述现场可编程逻辑阵列模块FPGA可实现GPIB协议与LAN协 议的转换以及GPIB状态与LAN状态的转换；所述CPU单元实现LAN接口和现场可编程逻辑 阵列模块(FPGA)的控制。上述CPU单元由S3CM40芯片、外部高速单元SDRAM、晶振电路和复位电路组成； 所述S3C2440芯片包括CPU芯片Ul以及存储芯片U4 ；所述外部高速单元SDRAM包括数据 线(DATA0 DATA31)、地址线(ADDR2 ADDR14、ADDR25、ADDR24)以及运行芯片(U2、U3)； 所述晶振电路包括二脚晶振Yl和电容C25、C41以及四脚晶振Y2和电容C26、C42 ；所述复 位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及外部芯片_、U21)；所述总 线驱动单元由驱动芯片SN75ALS160 (U23)和SN75ALS162 (U24)组成，芯片SN75ALS160的管 脚(DI01_M DI08_M)通过分压阻排(RN26、RN28、RN29、RN30)与现场可编程逻辑阵列模 块FPGA的I/O上对应的GPIB插座信号相连，输出端接GPIB插座；所述现场可编程逻辑阵 列模块FPGA由可编程逻辑芯片XC3S200U31，20Mhz晶振、电可擦除存储器U22程序下载接 口(JPl)组成，所述20Mhz晶振是用于可编程逻辑芯片)(C3S200U31的输入时钟；所述LAN 接口由以太控制器DM9000U8组成。上LAN/GPIB接口转换装置还包括与CPU单元相互通信的显示单元。上述显示单元包括三态总线缓冲器U11、液晶显示器连接插座J7和液晶显示器， 所述CPU单元的CPU芯片Ul的管脚(VD8 VD21)经过三态总线缓冲器Ull缓冲后与液晶 显示器连接插座J7相连，所述液晶显示器连接插座J7与液晶显示器相连。上述GPIB插座是M针标准插座。本专利技术的有益效果1、使用简单。用户只需用两头带RJ45插头的网线将转换装置与计算机连接即可， 也可以通过10/100M路由器连接。可以通过TOB网页来访问GPIB仪器，也可以通过软件访 问动态连接库实现控制。2、可视性强。液晶模块能够动态显示转换装置当前的IP地址，运行状态，错误代 码等信息，便于用户观察当前系统运行状态。3、便于共享系统。本地的多个用户可以通过局域网访问本专利技术转换装置挂载的 GPIB仪器。异地用户也可以通过互联网访问系统，实现系统的多地共享。附图说明图1是本专利技术的结构框图；图2和图3是本专利技术CPU单元的原理图；图4是本专利技术总线驱动单元的原理图；图5是本专利技术现场可编程逻辑阵列模块FPGA的原理图；图6是本专利技术显示单元的原理图；图7是本专利技术LAN接口的原理图。其中FPGA-现场可编程逻辑阵列模块，SDRAM-外部高速单元，Ul-CPU芯片，U4-存 储芯片，(DATA0 DATA31)-数据线，(ADDR2 ADDR14、ADDR25、ADDR24)-地址线，U2、U3_ 运 行芯片，丫1-二脚晶振^25、041、(132、(133-电容，Y2-四脚晶振，(R64、R65、R66、R67)-电 阻，U20、U21-外部芯片，U30、U32-驱动芯片，U31-可编程逻辑芯片，U22-电可擦除存储器， JPl-程序下载接口，U8-以太控制器，C0N3-网络接口，U7-三态总线缓冲器，J7-液晶显示 器连接插座。具体实施例方式如图1所示，本专利技术的结构示意图，LAN/GPIB接口转换装置包括依次相互通信的 GPIB插座、总线驱动单元、现场可编程逻辑阵列模块(FPGA)、CPU单元以及LAN接口，还包 括与CPU单元相互通信的显示单元。其中总线驱动单元用于增强GPIB总线信号的驱动功能，以便本专利技术可以控制多 台仪器；现场可编程逻辑阵列模块FPGA是用于实现GPIB协议和状态的转换；CPU单元是用 于完成LAN接口以及现场可编程逻辑阵列模块FPGA的控制。LAN接口为标准的网络插件，通过网线可以与计算机直接相连；GPIB插座是M针 标准插座。如图2、图3所示为本专利技术的CPU单元的原理图，CPU单元由S3CM40芯片，FLASH 存储单元，外部高速单元(SDRAM)，晶振电路和复位电路组成；S3CM40芯片包括CPU芯片 Ul以及存储芯片U4 ；外部高速单元SDRAM包括数据线(DATA0 DATA31)，地址线(ADDR2 ADDR14, ADDR25, ADDR24)以及运行芯片(U2、U3)；晶振电路包括由二脚晶振Yl和电容 (C25、C41)组成的两脚晶振以及由四脚晶振(Y2)和四脚电容(C26、C42)组成的四脚晶振， 为系统提供精准的参考。复位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及 由外部芯片(U20、U21)组成的外部复位电路。系统上电后经复位电路复位，CPU芯片Ul首先从存储芯片U4中读取数据进行程序加载，并复制到外部高速单元SDRAM的运行芯片(U2、U3)中进行运行，地址线(ADDR25、 ADDR24)作为外部高速单元(SDRAM)的运行芯片(U2、U3)的空间映射配置信号，两脚晶振、 四脚晶振组成的晶振电路，为系统提供精准的参考。CPU单元，其功能主要是完成LAN接口 控制、现场可编程逻辑阵列模块FPGA的控制以及显示单元的控制，由S3C2440A实现。现场可编程逻辑阵列模块FPGA，功能是实现GPIB协议和状态转换。如图4所示为本专利技术的总线驱动单元的电路原理图，总线驱动单元由组成，驱动 芯片 SN75ALS160U30 的管脚(DI01_M DI08_M)通过分压阻排(R拟6、R^8、R^9、RN30)与 现场可编程逻辑阵列模块FPGA的I/O上对应的GPIB插座信号相连，输出端接GPIB插座。总线驱动单元由驱动芯片SN75ALS160U30和驱动芯片SN75ALS162U32，GPIB插座 的数据输入到驱动芯片SN75ALS160的管脚(DI01_M DI08_M)，GPIB插座的控制信号通过 驱动芯片SN75ALS160的分压阻排R拟6、R^8、R^9、RN30与现场可编程逻辑阵列模块FPGA 的I/O上对应的GPIB插座信号相连，输出端本文档来自技高网...

【技术保护点】
一种ＬＡＮ／ＧＰＩＢ接口转换装置，其特征在于：其包括依次连接且相互通信的ＧＰＩＢ插座、总线驱动单元、现场可编程逻辑阵列模块（ＦＰＧＡ）、ＣＰＵ单元以及ＬＡＮ接口，所述ＧＰＩＢ插座与ＧＰＩＢ总线相连，所述ＬＡＮ接口与ＬＡＮ总线连接；所述总线驱动单元用于增强ＧＰＩＢ总线信号的驱动功能；所述现场可编程逻辑阵列模块（ＦＰＧＡ）可实现ＧＰＩＢ协议与ＬＡＮ协议的转换以及ＧＰＩＢ状态与ＬＡＮ状态的转换；所述ＣＰＵ单元实现ＬＡＮ接口和现场可编程逻辑阵列模块（ＦＰＧＡ）的控制。

【技术特征摘要】
1.一种LAN/GPIB接口转换装置，其特征在于其包括依次连接且相互通信的GPIB插 座、总线驱动单元、现场可编程逻辑阵列模块(FPGA)、CPU单元以及LAN接口，所述GPIB插 座与GPIB总线相连，所述LAN接口与LAN总线连接；所述总线驱动单元用于增强GPIB总线 信号的驱动功能；所述现场可编程逻辑阵列模块(FPGA)可实现GPIB协议与LAN协议的转 换以及GPIB状态与LAN状态的转换；所述CPU单元实现LAN接口和现场可编程逻辑阵列模 块(FPGA)的控制。2.根据权利要求1所述的LAN/GPIB接口转换装置，其特征在于所述CPU单元由S3CM40芯片、外部高速单元(SDRAM)、晶振电路和复位电路组成；所 述S3C2440芯片包括CPU芯片(Ul)以及存储芯片(U4)；所述外部高速单元(SDRAM)包括 数据线(DATA0 DATA31)、地址线(ADDR2 ADDR14、ADDR25、ADDR24)以及运行芯片(U2、 U3)；所述晶振电路包括二脚晶振(Yl)和电容(C25、C41)以及四脚晶振(Y2)和电容(C26、 C42)；所述复位电路包括电阻(R64、R65、R66、R67)、电容(C132、C133)以及外部芯片_、 U21)；所述总线驱动单元由驱动芯片SN75ALS...

【专利技术属性】
技术研发人员：郭恩全，李淑霞，梁辉，翟俊峰，石俊斌，刘学钢，
申请(专利权)人：陕西海泰电子有限责任公司，
类型：发明
国别省市：87[中国|西安]