具有内屏蔽体的封装结构及其制造方法技术

本发明专利技术关于一种具有内屏蔽体的封装结构及其制造方法。该封装结构包括一基板、数个电子组件、一封胶体、一内屏蔽体及一遮蔽层。该等电子组件位于该基板上。该封胶体位于该基板的一表面上，且包覆该等电子组件，且包括至少一沟槽。该沟槽贯穿该封胶体的一上表面及一下表面，位于该等电子组件之间，且该沟槽的一短边与该封胶体的一侧面之间具有一间距。该内屏蔽体位于该沟槽内，且电性连接至该基板。该遮蔽层覆盖该封胶体及该基板的一侧面，且电性连接该基板及该内屏蔽体。藉此，该内屏蔽体可使该等电子组件之间具有低电磁干扰及高电磁容忍性。

【技术实现步骤摘要】

本专利技术是关于一种封装结构及其制造方法，详言之，是关于一种具有内屏蔽体的 封装结构及其制造方法。
技术介绍
参考图1，显示已知封装结构的剖面示意图。该已知封装结构1具有一基板11、数 个电子组件12、一封胶体13及一遮蔽层14。该等电子组件12位于该基板11上。该封胶 体13包覆该基板的一表面111及该等电子组件12。该遮蔽层14覆盖该封胶体13及该基 板11的一侧面112，且电性连接至该基板11。该已知封装结构1的缺点如下。该基板11及该遮蔽层14定义出一容置空 间15，该等电子组件12都位于该容置空间15内，彼此之间没有任何屏蔽，故该等电子 组件12之间具有高电磁干扰(Electromagnetic Interference, EMI)及低电磁容忍性 (Electromagnetic Compatibility, EMC)。因此，有必要提供一种，以解决上述问题。
技术实现思路
本专利技术提供一种具有内屏蔽体的封装结构。该封装结构包括一基板、数个电子组 件、一封胶体、一内屏蔽体及一遮蔽层。该基板包括一接地金属层及至少一接地焊垫。该基 板具有一第一表面及一侧面。该接地金属层位于该基板内，且显露于该基板的侧面。该接 地焊垫位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层。该等电子组 件位于该基板的第一表面。该封胶体位于该基板的第一表面上，且包覆该等电子组件，且包 括至少一沟槽、一上表面、一下表面及一侧面。该沟槽贯穿该封胶体的上表面及下表面，且 位于该等电子组件之间，且该沟槽具有一长边及一短边，该短边与该封胶体的侧面之间具 有一间距。该内屏蔽体位于该沟槽内，且电性连接至该接地焊垫。该遮蔽层覆盖该封胶体 及该基板的侧面，且电性连接该接地金属层及该内屏蔽体。本专利技术提供一种具有内屏蔽体的封装结构。该封装结构包括一基板、数个电子组 件、一封胶体、一内屏蔽体及一遮蔽层。该基板包括一接地金属层及至少一接地焊垫。该基 板具有一第一表面及一侧面。该接地金属层位于该基板内，且显露于该基板的侧面。该接 地焊垫位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层。该等电子组 件位于该基板的第一表面。该封胶体位于该基板的第一表面上，且包覆该等电子组件，且包 括至少一沟槽、一上表面、一下表面及一侧面。该沟槽贯穿该封胶体的上表面及下表面，且 位于该等电子组件之间。该内屏蔽体位于该沟槽内，且电性连接至该接地焊垫。该遮蔽层 覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏蔽体，其中该内屏蔽体 的厚度与该遮蔽层的厚度的比值大于25。本专利技术更提供一种具有内屏蔽体的封装结构的制造方法。该制造方法包括以下步 骤提供一基板及数个电子组件，该基板包括一接地金属层及至少一接地焊垫，该基板具有一第一表面及一侧面，该接地金属层位于该基板内，且显露于该基板的侧面，该接地焊垫位 于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层，该等电子组件位于该 基板的第一表面；形成一封胶体于该基板的第一表面上，以包覆该等电子组件，该封胶体包 括一上表面、一下表面及一侧面；移除部分该封胶体，以形成至少一沟槽，该沟槽贯穿该封 胶体的上表面及下表面，且位于该等电子组件之间；填满一内屏蔽体于该沟槽内，该内屏蔽 体电性连接至该接地焊垫；切割该基板及该封胶体；及形成一遮蔽层，以覆盖该封胶体及 该基板的侧面，且电性连接该接地金属层及该内屏蔽体。藉此，该内屏蔽体可使该等电子组件之间具有低电磁干扰及高电磁容忍性。同时， 可将各种功能的电子组件整合于本专利技术的封装结构内，以减少最终系统产品的组成组件 数，且缩小产品尺寸。附图说明图1显示已知封装结构的剖面示意图；图2至图11显示本专利技术具有内屏蔽体的封装结构的第一实施例的制造方法的示 意图；及图12至图M显示本专利技术具有内屏蔽体的封装结构的第二实施例的制造方法的示 意图。具体实施例方式参考图2至图11，显示本专利技术具有内屏蔽体的封装结构的第一实施例的制造方法 的示意图。参考图2，提供一基板21及数个电子组件(Electrical Element) 22。该基板21 包括一接地金属层212、至少一接地焊垫214、一上接地金属区域215及一防焊层213。该基 板21具有一第一表面2111及一侧面2112。该接地金属层212位于该基板21内，且显露于 该基板21的侧面2112。该接地焊垫214位于该基板21内，显露于该基板21的第一表面 2111，且电性连接至该接地金属层212。该上接地金属区域215位于该基板21内，且显露于该基板21的第一表面2111。 在本实施例中，该上接地金属区域215电性连接至该接地金属层212。然而，在其它应用中， 该上接地金属区域215位于该接地金属层212。该防焊层213位于该基板21的第一表面 2111，且具有至少一开口 2131，显露部分该上接地金属区域215，以形成该接地焊垫214。在 本实施例中，该接地焊垫214的宽度W1为300 μ m。该等电子组件22位于该基板21的第一 表面2111。该等电子组件22为主动组件或被动组件，详言之，该等电子组件22可为数字电 路、模拟电路或以铜箔形成于该基板21的第一表面2111的主动组件。参考图3，形成一封胶体23于该基板21的第一表面2111上，以包覆该等电子组件 22，该封胶体23包括一上表面232、一下表面234及一侧面233。参考图4，移除部分该封 胶体23，以形成至少一沟槽231，该沟槽231贯穿该封胶体23的上表面232及下表面234， 且位于该等电子组件22之间。在本实施例中，该沟槽231显露部分该接地焊垫214。该沟 槽231的宽度W2小于该接地焊垫214的宽度W1，较佳地，该沟槽231的宽度^为50μπι至 200 μ m，更佳地，该沟槽231的宽度W2为100 μ m至200 μ m。参考图5至图7，其中，图5为 图4的俯视图，图6为图4的立体图，图7为图6的局部放大图，该沟槽231的俯视形状为直线，且该沟槽231具有一长边2313及一短边2312，该短边2312及该长边2313相交。该 短边2312的长度等于该沟槽231的宽度W2,该长边2313的长度L1略小于该基板21的长 度L2,且大于该短边2312的长度。该短边2312与该封胶体23的侧面233之间具有一间 距，亦即，该沟槽231未贯穿该封胶体23的二侧面233。在本实施例中，利用激光方法移除 部分该封胶体23，以形成该沟槽231，该沟槽231的剖面形状为倒梯形，且该沟槽231的一 斜面与一垂直线(图中未示)的夹角的角度为1.8°至9°。然而，在其它实施例中，该沟 槽231的俯视形状可为弯曲的线段，而非直线，如图8所示。参考图9，填满一内屏蔽体对于该沟槽231内，该内屏蔽体对电性连接至该接 地焊垫214。在本实施例中，利用网印方式(Screen Printing)方法形成该内屏蔽体M， 该内屏蔽体M直接接触该接地焊垫214，且该内屏蔽体M的材质为导电材料，例如焊料 (Solder)或导电胶(Conductive Epoxy)。该内屏蔽体M的宽度W2等同于该沟槽231的宽 度W2，亦即，该内屏蔽体M的宽度W2为至少50 μ m。根据电磁屏蔽原理，频本文档来自技高网...

【技术保护点】
一种具有内屏蔽体的封装结构，包括：一基板，具有一第一表面及一侧面，且包括：一接地金属层，位于该基板内，且显露于该基板的侧面；及至少一接地焊垫，位于该基板内，显露于该基板的第一表面，且电性连接至该接地金属层；数个电子组件，位于该基板的第一表面；一封胶体，位于该基板的第一表面上，且包覆该等电子组件，该封胶体包括至少一沟槽、一上表面、一下表面及一侧面，该沟槽贯穿该封胶体的上表面及下表面，且位于该等电子组件之间，且该沟槽具有一长边及一短边，该短边与该封胶体的侧面之间具有一间距；一内屏蔽体，位于该沟槽内，且电性连接至该接地焊垫；及一遮蔽层，覆盖该封胶体及该基板的侧面，且电性连接该接地金属层及该内屏蔽体。

【技术特征摘要】

【专利技术属性】
技术研发人员：廖国宪，陈建成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]