校准用于数字锁相回路（ＤＰＬＬ）的时间－数字转换器（ＴＤＣ）的通电门控窗口的系统和方法技术方案

本发明专利技术揭示一种关于校准用于数字锁相回路（ＤＰＬＬ）的时间－数字转换器（ＴＤＣ）的通电门控窗口的系统和方法。校准所述门控窗口以确保所述ＤＰＬＬ的适当操作，同时以功率有效方式操作所述ＴＤＣ。明确地说，所述技术要求将所述ＴＤＣ门控窗口的宽度设定为默认值；操作所述ＤＰＬＬ直到控制回路大体上锁定为止；将所述ＴＤＣ门控窗口的所述宽度减少预定量，同时监测由所述ＤＰＬＬ的相位误差装置产生的相位误差信号；确定大体上在相位误差到达或跨越预定阈值时所述ＴＤＣ门控窗口的当前宽度；且将所述ＴＤＣ门控窗口的所述当前宽度增加预定量以针对所述ＴＤＣ门控窗口的操作宽度加入误差容限。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种设备，其包含控制单元，所述控制单元适于接收来自锁相回路（ＰＬＬ）的相位误差装置的相位误差信号，且基于所述相位误差信号将用于时间－转换器（ＴＤＣ）的受门控时钟信号的宽度设定为操作值。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：孙博，杨兹翔，古尔坎瓦尔辛格萨霍塔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US