用于多级缓存利用的设备和方法技术

在一些实施例中，非易失性缓存存储器可以包括：多级非易失性缓存存储器，被配置成位于电子系统的系统存储器和大容量储存器装置之间；以及耦合到多级非易失性缓存存储器的控制器，其中控制器被配置成控制对多级非易失性缓存存储器的利用。公开和要求保护其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及缓存利用。更具体地，本专利技术的一些实施例涉及用于在诸如基于处理 器的系统的电子系统中利用多级非易失性缓存的设备和方法。
技术介绍
许多电子系统受益于缓存存储器的使用。在一些电子系统中，可以提供驱动器软 件来利用缓存存储器。在 ftp://download. intel.com/design/flash/NAND/turbomemory/whitepaper. pdf公布的白皮书中，白皮书把Intel Turbo Memory描述为由Intel Turbo Memory控制 器ASIC(特定用途集成电路)芯片和能够在休眠后更快地恢复工作(productivity)的两 个Intel NAND闪速非易失性存储器部件组成，从而通过限制硬盘驱动器访问来提供附加的 节能并且提高应用响应性以获得更丰富的用户体验。附图说明通过如附图中示出的优选实施例的以下描述，本专利技术的各个特征将显而易见，其 中贯穿附图相似的附图标记一般指的是相同的部件。附图不必按比例绘制，相反重点放在 示出本专利技术的原理。图1是依据本专利技术一些实施例的电子系统的框图。图2是依据本专利技术一些实施例的基于处理器的系统的框图。图3是依据本专利技术一些实施例的另一个基于处理器的系统的框图。图4是依据本专利技术一些实施例的流程图。图5是依据本专利技术一些实施例的另一个流程图。图6是依据本专利技术一些实施例的另一个流程图。具体实施例方式在以下的描述中，为了解释而非限制的目的，阐述了诸如特定结构、架构、接口、技 术等等的具体细节以便提供对本专利技术的各个方面的彻底理解。然而，对于得益于本公开的 本领域的技术人员将显而易见的是，可以在偏离这些具体细节的其他示例中实践本专利技术的 各个方面。在某些实例中，省略对熟知的装置、电路和方法的描述以免因不必要的细节而使 本专利技术的描述晦涩难懂。参考图1，非易失性缓存存储器10可以包括位于电子系统的系统存储器12和大容 量储存器装置13之间的多级非易失性缓存存储器11，以及耦合到多级非易失性缓存存储 器11的控制器14，其中控制器14可以被配置成控制对多级非易失性缓存存储器11的利 用。例如，多级非易失性缓存存储器11可以包括第一级非易失性缓存存储器15以及第二 级非易失性缓存存储器16，该第一级非易失性缓存存储器15具有第一操作特性集，该第二 级非易失性缓存存储器16具有第二操作特性集，其中第二操作特性集不同于第一操作特5性集。例如，控制器可以被配置成依据相应的第一和第二操作特性集而与第二级非易失性 缓存存储器16不同地利用第一级非易失性缓存存储器15。在缓存存储器10的一些实施例中，例如第一级非易失性缓存存储器15可以包括 与第二级非易失性缓存存储器16相比相对更快的缓存存储器。在缓存存储器10的一些实 施例中，例如第二级非易失性缓存存储器16可以包括与第一级非易失性缓存存储器15相 比相对更高的储存密度缓存存储器。例如，第一级非易失性缓存存储器15可以包括单级单 元(SLC)NAND闪速存储器，而第二级非易失性缓存存储器16可以包括多级单元(MLC)NAND 闪速存储器。例如，在缓存存储器10的一些实施例中，控制器14可以被配置成实施针对第一级 非易失性缓存存储器15的第一缓存插入策略以及针对第二级非易失性缓存存储器16的第 二缓存插入策略，其中第一缓存插入策略不同于第二缓存插入策略。例如，控制器14可以 被进一步配置成接收对大容量储存器访问的请求，该请求请求要在大容量储存器装置13 上访问的信息；并且依据相应的第一和第二缓存插入策略把该信息缓存在第一级非易失性 缓存存储器15和第二级非易失性缓存存储器16中的一个中。大容量储存器访问可以对应 于读访问或写访问。例如，控制器14可以是非易失性缓存存储器装置的集成部分或者可以 位于电子系统中的其他地方并且通过总线或其他电子连接而耦合到多级非易失性缓存存 储器11。参考图2，基于处理器的系统20可以包括处理器21、耦合到处理器21的系统存储 器22、大容量储存器装置23、以及位于系统存储器22和大容量储存器装置23之间的多级 非易失性缓存存储器(NVM) 24。例如，处理器21可以是中央处理单元(CPU)。例如，系统存 储器22可以是动态随机存取存储器(DRAM)。例如，系统存储器22可以经由存储器控制集 线器(MCH) 25而耦合到处理器21。例如，大容量储存器装置23可以是旋转介质，诸如硬盘 驱动器或光盘驱动器。例如，大容量储存器装置23可以是非旋转介质，诸如固态驱动器。例 如，缓存24和大容量储存器装置23两者可以经由输入/输出控制集线器(ICH) 26而耦合 至Ij MCH0基于处理器的系统20还可以包括存储在基于处理器的系统20上的用于使基于处 理器的系统利用多级非易失性缓存存储器24的代码。例如，该代码可以存储在大容量储存 器装置23、系统存储器22或者其它耦合到基于处理器的系统20的存储器或储存器装置上。 例如，该代码可以存储为耦合到ICH 26的基本输入/输出系统(BIOS) 27的一部分。在基于处理器的系统20的一些实施例中，多级非易失性缓存存储器24可以包括 第一级非易失性缓存存储器28以及第二级非易失性缓存存储器29，该第一级非易失性缓 存存储器28具有第一操作特性集，该第二级非易失性缓存存储器29具有第二操作特性集， 其中第二操作特性集不同于第一操作特性集。例如，所述代码可以被配置成使基于处理器 的系统依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器29不同地利用 第一级非易失性缓存存储器28。例如，在基于处理器的系统20的一些实施例中，第一级非易失性缓存存储器28可 以包括与第二级非易失性缓存存储器29相比相对更快的缓存存储器。例如，第二级非易失 性缓存存储器29可以包括与第一级非易失性缓存存储器28相比相对更高的储存密度缓存 存储器。例如，第一级非易失性缓存存储器28可以包括SLC NAND闪速存储器，而第二级非6易失性缓存存储器29可以包括MLC NAND闪速存储器。例如，在基于处理器的系统20的一些实施例中，所述代码可以被配置成使基于处 理器的系统实施针对第一级非易失性缓存存储器28的第一缓存插入策略以及针对第二级 非易失性缓存存储器29的第二缓存插入策略，其中第一缓存插入策略不同于第二缓存插 入策略。例如，所述代码可以被进一步配置成使基于处理器的系统接收对大容量储存器访 问的请求，该请求请求要在大容量储存器装置上访问的信息；并且依据相应的第一和第二 缓存插入策略把该信息缓存在第一级非易失性缓存存储器和第二级非易失性缓存存储器 中的一个中。大容量储存器访问可以对应于读访问或写访问。例如，在基于处理器的系统20的一些实施例中，全部或部分代码可以由控制器31 实施或执行，该控制器31可以与多级非易失性缓存存储器24集成。替换地，参考图3，基于 处理器的系统32的一些实施例可以包括控制器33，该控制器33位于基于处理器的系统32 中的其他地方并且经由总线或其他电子连接而耦合到多级非易失性缓存存储器24。例如， 控制器33可以与ICH 26集成。参考图4，依据本专利技术的一些实施例，利用非易失性缓存存储器可以包括在电子 系统的系统存储器和大容量储本文档来自技高网...

【技术保护点】
一种基于处理器的系统，包括：处理器；耦合到该处理器的系统存储器；大容量储存器装置；多级非易失性缓存存储器，位于系统存储器和大容量储存器装置之间；以及代码，被存储在基于处理器的系统上以使基于处理器的系统利用多级非易失性缓存存储器，其中该多级非易失性缓存存储器包括：第一级非易失性缓存存储器，该第一级非易失性缓存存储器具有第一操作特性集；以及第二级非易失性缓存存储器，该第二级非易失性缓存存储器具有第二操作特性集，其中第二操作特性集不同于第一操作特性集，且其中该代码被配置成使基于处理器的系统依据相应的第一和第二操作特性集而与第二级非易失性缓存存储器不同地利用第一级非易失性缓存存储器。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RS特特里克，D朱内曼，R布伦南，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[]