本发明专利技术提供一种储存装置及其运作方法。该储存装置包括输入模块、保护模块以及储存模块。当储存装置耦接至电子装置时，输入模块自电子装置接收输入信号。保护模块用以接收输入信号并产生输出信号。储存模块用以接收输出信号并根据输出信号使储存装置作动。保护模块对输入信号进行延迟处理以产生输出信号，使得输出信号与输入信号之间具有延迟时间的差异。
【技术实现步骤摘要】
本专利技术与电源保护电路有关，并且特别地，本专利技术是关于一种能够防止突波电流 并提高储存装置寿命的。
技术介绍
近年来，由于个人计算机、手机、数字相机、数字摄影机以及个人数字助理等电子 装置日益普及，并且伴随着数字影音多媒体的兴起，使得包括记忆卡的储存装置成为大众 喜爱的电子商品。记忆卡是一种轻巧且方便携带的数据储存装置，随着科技的进步及发展，并依 据实际应用时的需求，市面上常见的记忆卡包括了数字安全卡(Secure Digital card, SD card)、迷你数字安全卡(mini SD card)、微型数字安全卡(micro SD card)、多媒体卡 (Multi Media Card,MMC)及快闪记忆卡(Compact Flash card,CF card)等各式各样的记 忆卡。请参见图1，图1绘示传统的储存装置1的功能方块图。如图1所示，储存装置1 包括输入模块10、储存模块12以及电阻元件R。于现有技术中，储存装置1的输入模块10可耦接至个人计算机、笔记型计算机等 电子装置；电阻元件R耦接于输入模块10与储存模块12之间。其中，电阻元件R用以防止 当传统的储存装置1连接至电子装置的瞬间，忽然产生过大的电流突波造成储存装置1的 损坏。然而，单靠电阻元件R保护储存装置1的效果并不佳，并且当储存装置1正常运作时， 由于电阻元件R仍会持续地消耗功率，导致不必要的损耗发生。藉此，本专利技术提供一种，该储存装置利用保护模块有效降 低突波电流并且正常使用时保护模块不会消耗功率，以解决上述的问题。
技术实现思路
本专利技术的目的在于提供一种，以解决现有技术持续消耗功 率损耗过大的问题。储存装置利用保护模块产生延迟时间，使输出信号落后输入信号一延迟时间，进 而达到保护储存装置的目的。藉此，本专利技术的储存装置与运作储存装置的方法可延长储存 装置内电池的使用寿命以及避免遭受电流突波的影响。根据本专利技术的一具体实施例为一种储存装置。于此实施例中，该储存装置包括输 入模块、保护模块以及储存模块。当该储存装置耦接至电子装置时，该输入模块自电子装置 接收输入信号。保护模块耦接至输入模块，并用以接收输入信号并产生输出信号。储存模 块耦接至保护模块，并用以接收输出信号，并根据输出信号使该储存装置作动。其中，保护 模块对输入信号进行延迟处理以产生输出信号，使得该输出信号与输入信号之间具有延迟 时间的差异。根据本专利技术的另一具体实施例为一种运作一储存装置的方法，该运作方法包括下列步骤(a)当储存装置耦接至电子装置时，储存装置自电子装置接收输入信号；(b)对输 入信号进行延迟处理以产生输出信号，其中输出信号与输入信号之间具有延迟时间的差 异；(c)接收输出信号并根据输出信号使储存装置作动。综上所述，本专利技术提供的藉由保护模块将输入信号延迟一 段时间，以确保储存装置与电子装置已完整连接后，再供电至储存装置，避免储存装置遭受 到瞬间的电流突波的影响而损坏。此外，本专利技术的储存装置在正常操作下，保护模块并不会 造成额外的功率消耗。藉此，本专利技术的能够延长储存装置内电池的 使用寿命以及避免遭受电流突波的影响，以解决现有技术的种种问题。关于本专利技术的优点与精神可以藉由以下的专利技术详述及所附图式得到进一步的了 解。附图说明图1为传统的储存装置的功能方块图；图2A为根据本专利技术的一具体实施例的储存装置的功能方块图；图2B为图2A中信号的时序图的一范例；图3为本专利技术的另一具体实施例的储存装置运作方法的流程图；图4为图3中的步骤S52的详细流程图。具体实施例方式请一并参照图2A与2B，图2A绘示根据本专利技术的一具体实施例的储存装置3的功 能方块图；图2B绘示图2A中信号的时序图范例。实际上，储存装置3可以是CF(COmpaCt flash)卡装置、MMC(multimedia memory card)卡装置、SD(secure digital)卡装置、 SM (smart media)卡装置、XD (extreme digital)卡装置或 MS (memory stick)卡装置，但不 以此为限。如图2A所示，储存装置3包括输入模块30、保护模块32、储存模块34以及电池 模块36。当储存装置3通过其输入模块30耦接至电子装置4时，输入模块30可从电子 装置3接收输入信号Si。于实际应用中，输入模块30可以是通用序列总线(Universal Synchronous Bus，USB)，但不以此为限。并且，输入信号Si通常是指由电子装置(例如，个 人计算机或笔记型计算机等装置)提供的电压信号或电流信号，可供应储存装置3所需的 电力，但不以此为限。于此实施例中，保护模块32耦接至输入模块30，保护模块32自输入模块30接收 输入信号Si并根据输入信号Si产生输出信号S。。值得注意的是，保护模块32对于输入信 号Si进行延迟处理以产生输出信号S。，使得输出信号S。与输入信号Si之间具有延迟时间 (delay time)td的差异。藉此，由于输出信号S。已较输入信号Si延迟一段时间td，故可确 保储存装置3与电子装置4已完整连接后，才供电至储存装置3，以避免储存装置3遭受到 瞬间的电流突波的影响而损坏。实际应用中，当储存装置3耦接至电子装置4的瞬间，很容易出现过大的电流突波 (inrush current)现象。若无任何保护电路，将可能导致上述的各项装置因为电流突波而 损毁。再者，若保护电路上配置现有技术所述的被动元件，被动元件亦将在正常供电情况下5持续消耗功率，导致后端模块无法获得足够的电力。接着，就本实施例中的保护模块32进 行详细说明。本专利技术的保护模块32包括可编程逻辑元件(Comp 1 ex ProgrammabIe Logic Device, CPLD) 320、电阻元件R以及电容元件C。其中，可编程逻辑元件320包括第一逻辑单 元3200、第二逻辑单元3202及第三逻辑单元3204 ；电阻元件R耦接至第一逻辑单元3200 与第三逻辑单元3204之间；电容元件C耦接至电阻元件R与第二逻辑单元3202之间。于此实施例中，如图2A所示，第一逻辑单元3200 (例如非门)耦接至输入模块30， 第一逻辑单元3200将输入信号Si转换成相反于输入信号Si的第一信号S1 (如图2B所示)。 第二逻辑单元3202可以是史密特触发器，用以产生延迟(delay)信号&，但不以此为限。第 三逻辑单元3204(例如与门)耦接第一逻辑单元3200以及第二逻辑单元3202，第三逻辑单 元3204用以接收第一信号S1以及延迟信号&进而进行比较以产生输出信号S。至储存模 块34。需特别说明的是，于保护模块32中，电阻与电容串联电路将会根据信号准位(第 一信号S1)执行充电或放电的动作而产生第二信号&。如图2B所示，当电容元件C开始充 电到完成充电所需的时间称为延迟时间td，并且延迟时间td的长短需视电阻元件R与电容 元件C选定的参数而定。接着，史密特触发器再根据延迟时间td的长短输出延迟信号&至 第三逻辑单元3204。实际上，第一逻辑单元3200以及第三逻辑单元3204并不以上述的逻辑门为限，举 例来说，假设第一逻辑单元3200不存在且第三逻辑单元3204是本文档来自技高网...
【技术保护点】
一种储存装置，其特征在于，包括：一输入模块，当该储存装置耦接至一电子装置时，该输入模块自该电子装置接收一输入信号；一保护模块，耦接至该输入模块，用以接收该输入信号并产生一输出信号；以及一储存模块，耦接至该保护模块，用以接收该输出信号并根据该输出信号使该储存装置作动；其中该保护模块对该输入信号进行一延迟处理以产生该输出信号，使得该输出信号与该输入信号之间具有一延迟时间（ｄｅｌａｙ ｔｉｍｅ）的差异。
【技术特征摘要】
【专利技术属性】
技术研发人员：廖世先，刘育宗，
申请(专利权)人：英华达股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。