一种现场可编程门阵列的抗辐射性能快速模拟方法技术

本发明专利技术属于电子技术领域，具体涉及一种现场可编程门阵列的抗辐射性能快速模拟方法。该方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用于准确模拟基于ＳＲＡＭ的ＦＰＧＡ抗辐射性能；同时提出了基于ＪＴＡＧ边界扫描技术和动态局部重配置技术的错误注入模拟平台。结合二者的错误注入系统不但具有良好的通用性，而且能更准确更高效地进行模拟，同时成本更低。

【技术实现步骤摘要】

本专利技术属于电子
，具体涉及一种可编程器件的抗辐射性能快速模拟方法。
技术介绍
现场可编程门阵列(Field Programmable Gate Array,FPGA)由于其设计周期短， 上市时间快，非重复工程费用(Non-Recursive Engineering, NRE)低的特点，加之具有动 态可重配置的特性，因而在民用通信、消费类电子产品、汽车、医疗等领域中获得了广泛的 应用。目前主流的通用FPGA采用SRAM (Static Random Access Memory)可编程单元实现， 各个可编程单元的配置值决定了 FPGA所实现电路的功能。然而，高能粒子如α粒子、中子 等，都会使可编程单元的配置值由于单粒子翻转(Single Event Upset, SEU)而发生改变， 从而可能导致电路发生单粒子功能中断(Single Event Functionallnterruption, SEFI) 因此，随着半导体制造工艺进入纳米尺度，FPGA的可靠性和安全性将面临抗辐射的严峻挑 战。为了评估FPGA的抗辐射性能，已有的研究工作提出了许多不同的模拟技术。文 献采用的辐射实验(Radiation Testing)模拟方法拥有较高的准确性，但是其具有高 成本以及可能损坏待测器件(Device Under Test, DUT)的缺点。文献 采用错误注 入的方法模拟单粒子翻转导致的可编程点配置值改变。利用错误注入模拟单粒子翻转的方 法具有低成本，无害于待测器件，高可控性以及更利于分析等优点，被广泛应用于FPGA抗 辐射性能方面的分析研究。文献提出了 “FLIPPER”错误注入系统。它采用Xilinx公 司的FPGA芯片XQ2VR6000作为待测器件，并通过板载RAM存放测试时使用的测试向量以 及正确的输出参考值。文献提出了 “SLAAC-1V”错误注入系统。它采用了 3块Xilinx XCV100FPGA芯片其中一块用作待测器件，另一块用于实现正确设计，第三块用于比较待 测器件与正确设计的输出值是否一致。然而，上述错误注入系统均采用随机模型进行注入， 并且硬件成本都较高。与本专利技术相关的参考文献有M. Ceschia, Μ. Violante, Μ. Sonza Reorda et al.Identification and Classification ofSingle-Event Upsets in the Configuration Memory of SRAM-Based FPGAs· IEEE Trans. Nuc 1. Sci.，vol. 50，pp. 2088-2094，Dec. 2003.M. Alderighi, F. Casini, S. D^ Angelo et al. Evaluation of Single Event Upset MitigationSchemes for SRAM based FPGAs using the FLIPPER Fault Injection Platform. 22nd IEEEInternational Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 105—113，Sep. 26—28，2007，Rome，Italy.Eric Johnson, Michael Wirthlin and Michael Caffrey. Single-Event Upset Simulation on anFPGA. Engineering of Reconfigurable Systems and Algorithms (ERSA)，Jun. 24-27，2002，Las Vegas，Nevada, USA.Andrea Manuzzato, Simone Gerardin, Alessandro Paccagnella, Luca Sterpone and MassimoViolante,"Effectiveness of TMR-Based Techniques to Mitigate Alpha-Induced SEUAccumuIation in Commercial SRAM-Based FPGAs，，，IEEE Trans. Nuc 1. Sci.，vol. 55，pp. 1968-1973，Aug. 2008.Configurable Computing Lab, Brigham Young University,"BYU-LANL Triple ModularRedundancy Usage Guide，，，Version 0. 4. 1-lDec. 2008.
技术实现思路
本专利技术的目的在于提供一种可编程器件的抗辐射性能快速模拟方法。具体而言， 本专利技术涉及一种现场可编程门阵列(FPGA，Field Programmable GateArray)的抗辐射性 能快速模拟方法。本方法提出了一种与具体硬件结构无关、基于权重的错误注入模型，用 于准确模拟基于SRAM(Static Random AccessMemory)的FPGA抗辐射性能；同时提出结 合JTAGCJoint TestAction Group)边界扫描技术和动态局部重配置技术的错误注入模拟 平台，二者组成的错误注入系统具有很好的通用性，不但能更准确地模拟FPGA的抗辐射性 能，而且使得硬件成本更低，同时注入效率更高。本专利技术提供的现场可编程门阵列的抗辐射性能快速模拟方法，其特征在于其使用 的错误注入系统组成如下(1)根据FPGA中可编程点具有不同的单粒子翻转敏感性，建立基于权重的错误注 入模型。根据可编程点对单粒子翻转的敏感程度，可分为四类查找表(Look UpTable, LUT)中的可编程点，CLB(Configurable Logic Block)内部互连中的可编程点，CLB外部互 连中的可编程点以及IOB(Input Output Block)中的可编程点。并且，即使是同一种类的 可编程点，由于物理版图和负载电容的不对称性，其发生O — 1以及1 — O翻转的敏感程度 也是不同的。因此，通过设定FPGA中各个可编程点对应的翻转权重，建立基于权重的错误 注入模型WBFI (Weight Based Fault Injection)，从而准确模拟真实辐射实验的特性。(2)通过结合JTAG边界扫描技术和FPGA的动态局部重配置技术，实现低成本，高 效率的错误注入模拟平台。本专利技术提出的错误注入模拟平台将待测器件(Device Under Test, DUT)，测试向 量生成器(Test Pattern Generator，TPG)，正确设计以及结果比较器有机地集成在一块 FPGA芯片中，同时通过动态局部重配置技术实现错误的快速注入，除了能达到更低成本和 系统结构更为统一外，也使得错误注入流程更加紧密和高效。本专利技术基于权重的错误注入模型中，通用的FPGA是由可编程逻辑单元块(Configurable Logic Block，CLB)，输入输 出单元(Input/Output Block, Ι0Β)本文档来自技高网...

【技术保护点】
一种现场可编程门阵列的抗辐射性能快速模拟方法，其特征在于，采用错误注入系统，基于权重的错误注入模型，同时结合ＪＴＡＧ边界扫描技术和动态局部重配置技术的错误注入模拟平台，模拟ＦＰＧＡ的抗辐射性能。

【技术特征摘要】

【专利技术属性】
技术研发人员：王伶俐，周学功，童家榕，刘智斌，胡光喜，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]