用于改进功率／性能权衡的多核存储器热量抑制算法制造技术

本发明专利技术的实施例总体上涉及用于改进与多核存储器热量抑制算法相关联的功率／性能权衡的系统、方法和装置。在一些实施例中，当系统处于动态随机存取存储器（ＤＲＡＭ）抑制模式中时，在系统中的一个或多个点处改变共享资源分配的优先级。这可以允许高速缓存范围类型的工作负荷前进，同时仍然对于存储器范围类型的工作负荷抑制ＤＲＡＭ。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体上涉及集成电路领域，并且更具体地说，涉及用于改进与多 核存储器热量抑制算法相关联的功率/性能权衡的系统、方法和装置。
技术介绍
现代计算系统通常包括集成在单个管芯上的两个或更多个处理器核心(或者简 单地说，核心)。这些核心可以具有同类型的工作负荷，或者他们可以具有不同类型的工作 负荷。术语“同类型的工作负荷”是指如下情况当运行在不同核心上的工作负荷对共享资 源(例如，末级高速缓存、互连、主系统存储器等)具有基本上类似的需求时的情况。术语 “不同类型的工作负荷”是指如下情况当运行在不同核心上的工作负荷对共享资源提出显 著不同的需求时的情况。多个核心通常共享称为主系统存储器的存储器资源的公共集合。主系统存储器可 以包括许多动态随机存取存储器设备(DRAM)。DRAM的温度受DRAM的使用程度影响。现代计算系统可以包括用于控制DRAM的温度的机制。例如，它们可以支持DRAM 抑制模式(DTM)，其中，当DRAM设备的温度超过预设的安全阈值温度时，存在“开/关”(ON/ OFF)工作周期控制。在“开”状态期间，存储器控制器在指定数量的时钟周期(例如，256个 DRAM时钟周期)内应用常规的调度算法来调度请求。在“关”状态期间，存储器控制器在指 定数量的时钟周期(例如，256个时钟周期)内阻塞(抑制)对DRAM的所有请求，以使存储 器降温到较低的温度。附图说明在附图的图示中，通过例子而非通过限制的方式来说明本专利技术的实施例，并且其 中，相同的附图标记指示相似的元素。图1是说明根据本专利技术的实施例实现的、具有共享的末级高速缓存的多核计算系 统的所选择的方面的高级框图。图2是说明了根据本专利技术的实施例实现的、多核存储器抑制方案的所选择的方面 的框图。图3是说明了当系统处于抑制模式时，用于确定末级高速缓存(LLC)请求的优先 级的启发式规则的所选择的方面的示图。图4是说明了当系统处于DRAM抑制模式(DTM)时，用于抑制到存储器控制器的 LLC未命中的启发式规则的所选择的方面的示图。图5是说明了当系统处于抑制模式时，用于抑制对存储器的访问的启发式规则的 所选择的方面的示图。图6是说明了根据本专利技术的实施例的、在存储器抑制模式中的LLC和开关调度的 所选择的方面的流程图。图7是说明了根据本专利技术的实施例的、用于当在DTM模式中操作时将请求发送给DRAM的算法的所选择的方面的流程图。 具体实施例方式本专利技术的实施例关注于一种硬件技术，该技术用于在运行不同类型的工作负荷的 多核系统中的高效的动态随机存取存储器(DRAM)热量抑制。在一些实施例中，多核系统可 以具有集成的存储器控制器。在其它实施例中，多核系统可以具有分离的芯片组。运行不同类型的工作负荷的多核系统可以在每个核心(或线程)上运行多种不同 的工作负荷。一些工作负荷可能需要大量的DRAM存储器带宽。其它工作负荷可能(基本 上)是中间级或末级高速缓存范围类型的，并且可能仅产生小量的DRAM带宽。使用相对大 量的存储器带宽的工作负荷会增大DRAM设备的温度。术语DRAM热量抑制(或热量抑制， 或简称为抑制)是指限制DRAM带宽以控制DRAM设备温度。DRAM热量抑制的传统手段包括使用DRAM抑制模式(DTM)，在该模式中存在“开/ 关”(on/off)工作周期控制。在“开”状态期间，存储器控制器在指定数量的时钟周期(例 如，256个时钟周期)内应用常规调度算法来调度请求。在“关”状态期间，存储器控制器在 指定数量的时钟周期(例如，256个时钟周期)内阻塞(抑制)对DRAM的所有请求。因为 请求集中在共享资源的各个队列中，所以DTM可以对“上游”资源产生反向压力，由于请求 没有被发送到DRAM，所以请求不会前进。这种反向压力最终会导致在核心(或线程)中的 停滞(stall)。为了本专利，术语“核心”和“线程”可互换地使用。原则上，可以并且应当允许高速缓存范围类型的工作负荷前进，因为它们不需要 大量的DRAM带宽。本专利技术的实施例在请求优先级划分和抑制方面提供了更多的智能，以便 在不同类型的多核心工作负荷的情况下，使得能够对大量使用DRAM带宽的工作负荷进行 抑制(以获得较好的功率节省)并且允许高速缓存范围类型的其它工作负荷前进(以提供 较好的性能权衡)。图1是说明了根据本专利技术的实施例实现的、具有共享的末级高速缓存的多核计算 系统的所选择的方面的高级框图。系统100包括多个核心110、资源共享逻辑114、末级高 速缓存(LLC) 116、互连118、存储器控制器120和DRAM 122。在替代性实施例中，系统100 可以包括更多的元件、更少的元件和/或不同的元件。在一些实施例中，核心110、资源共享 逻辑114和存储器控制器120位于同一集成电路上。在替代性实施例中，核心110和资源 共享逻辑114位于第一集成电路上，并且存储器控制器120位于第二集成电路上(例如，作 为分离的芯片组的一部分)。在一些替代性实施例中，每个核心110具有单独的LLC(而不 是共享的LLC 116)，并且核心110共享从LLC起的下游资源(例如，互连118、存储器控制 器 120、DRAM 122 等)。核心110可以是多种处理器核心中的任意一种，包括通用处理器、图形处理器等。 为了便于说明，图1示出了三个处理器核心。但是，应当意识到，系统100可以几乎具有任 意数量的处理器核心。每个核心100可以具有专用的第一和第二级高速缓存。核心110还可以共享LLC 116。此外，核心110可以共享其它的下游资源，包括例如互连118、存储器控制器120和 DRAM 122。在所说明的实施例中，每个核心110与LLC请求队列112相关联。在一些实施例中，针对每个核心110可以存在独立的队列112。在替代性实施例中，两个或更多个核心110 可以共享队列112。如下文进一步所描述的，在一些实施例中，监视队列112的占用率(使 用率)以针对每个核心110确定预定时间段期间的平均占用率。该值可以用于确定当系统 100处于DTM中时，哪个核心110具有对哪个共享资源的访问优先权。资源共享逻辑114提供了许多仲裁、交换和排队功能。例如，资源共享逻辑114可 以针对核心110仲裁对LLC 116和互连118的访问。如果系统100不处于DTM中，则逻辑 114可以应用传统的仲裁方案(例如，基于需求的或轮询的(round robin)仲裁)，以控制 对共享资源的访问。当在系统中发信号通知DTM事件时，所述事件的出现指示只要系统处 于DTM中，那么相比于较少使用存储器带宽并且大量使用高速缓存的线程而言，大量使用 存储器带宽的线程可以工作在更低的优先级，并且该信息用于控制系统资源分配，以在功 率/性能之间做出更好的权衡。但是，当系统100处于DTM中时，逻辑114可以应用预先指 定的仲裁方案，对于主要访问LLC 116(而不是主系统存储器)的核心，所述方案允许前进， 同时抑制主要访问主系统存储器(例如，DRAM 122)的核心。在一些实施例中，对于较简单 的实现，预先指定的仲裁方案至少部分地基于队列112的占用率。如下文进一步所讨论的， 预先指定的仲裁方案可以通过使用其它特性来增强，所述特性包括在预设时本文档来自技高网...

【技术保护点】
一种系统，包括：两个或更多个处理器核心，每个处理器核心与队列占用率监视器相关联，所述队列占用率监视器用于监视每个处理器核心的末级高速缓存流水线请求占用率值；以及与所述两个或更多个处理器核心耦合的资源共享逻辑，所述资源共享逻辑用于确定选择的处理器核心，所述选择的处理器核心至少部分地基于与所述选择的处理器核心相对应的末级高速缓存流水线请求占用率值来访问至少一个资源。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：HG罗蒂托尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]