Ａ／Ｄ转换电路制造技术

本发明专利技术提供一种Ａ／Ｄ转换电路，其包括：脉冲行进电路（１０），其输入有电源或电流源及脉冲信号，使脉冲信号行进；行进位置检测部，其检测脉冲行进电路内的脉冲信号的行进位置，输出与此相应的数据；以及数字数据生成部，其根据行进位置检测部输出的所述数据，生成与电源或电流源的大小对应的数字数据。脉冲行进电路由串联连接的多个反转电路（１１１～１４２）构成，多个反转电路由输入信号与输出信号之间的延迟时间与电源或电流源的大小相应地变化的相同逻辑元件构成。在脉冲行进电路中，对于多个反转电路中的一个，输入使脉冲信号的行进开始的起动信号，行进位置检测部根据分别来自多个反转电路的输出信号，检测脉冲行进电路内的脉冲信号的行进位置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及将模拟信号转换为数字信号的A/D转换电路。本申请根据2008年5月7日在日本申请的专利申请2008-121208号主张优先权， 并在此援引其内容。
技术介绍
以往，作为A/D(模拟/数字)转换电路的一例，公知有图19所示的结构(例 如，参照非专利文献1)。图19是示出以往公知的A/D转换电路的结构的图。在图示的例子中，A/D转换电路190包括脉冲行进电路191、计数器192、编 码器193、第1锁存电路194、第2锁存电路195、第3锁存电路196、计算器197。在 脉冲行进电路191中，作为起动用反转电路的一个NAND(与非)电路1911、和作为反转 电路的多个逆变器(INV)电路1912连接为环状。NAND电路1911在一方的输入端接受 脉冲信号StartP而动作。计数器192及编码器193计测来自脉冲行进电路191的输出信 号。第1锁存电路194保持来自计数器192的输出信号。第2锁存电路195保持来自编 码器193的输出信号。第3锁存电路196对来自第1锁存电路194及第2锁存电路195 的输出信号进行相加并保持。计算器197利用第3锁存电路196计算前信号与现信号之 间的差分，并向外部的后级电路输出该结果。并且，在图示的例中，用于向脉冲行进电路191的NAND电路1911及逆变器电 路1912供给电源的电源线1913与输入端子198连接。对于输入端子198输入作为进行 A/D转换的对象的模拟输入信号Vin。并且，编码器193和第1及第2锁存电路194、 195接受时钟(CLK)信号CKs的输入。接着，对A/D转换电路190的动作进行说明。如图19所示，在脉冲行进电路 191中，脉冲信号StartP在构成为环状的、由一个NAND电路1911和多个逆变器电路 1912构成的电路内环绕。脉冲信号StartP与模拟输入信号Vin的大小(电压)及时钟(CLK)信号CKs的 周期相应地变化。计数器192对脉冲信号StartP在脉冲行进电路191内的电路中环绕的 次数进行计数，并将该结果输出为二进制的数字数据。编码器193检测脉冲行进电路191 内的电路中的脉冲信号StartP的位置，并将该结果输出为二进制的数字数据。第1锁存电路194保持计数器192输出的数字数据。第2锁存电路195保持编 码器193输出的数字数据。第3锁存电路196将第1锁存电路194保持的数字数据取入 为上位比特，将第2锁存电路195锁存的数字数据取入为下位比特，并对这些数字数据进 行相加。由此，第3锁存电路196对于时钟信号CKs的每个周期，生成并保持与模拟输 入信号Vin的大小相应的二进制的数字数据。计算器197计算第3锁存电路196保持的数字数据、与第3锁存电路196保持的 之前的数字数据之间的差分，并将计算出的数字数据DT输出到外部的后级电路。图20是示出A/D转换电路190中的模拟输入信号Vin的大小、与在电路内行进的脉冲信号StartP的传播延迟时间之间的关系的图。在A/D转换电路190中，在模拟输 入信号Vin的大小小时，脉冲信号StartP的传播延迟时间变大，在模拟输入信号Vin的大 小大时，脉冲信号StartP的传播延迟时间变小。从而，从A/D转换电路190输出与该脉 冲信号StartP的传播延迟时间相应的数字数据。图21是示出A/D转换电路190中的采样周期与输出数字数据的定时之间的关系 的图。A/D转换电路190按照作为采样周期的时钟信号CKs的每个周期，周期性地输出 数字数据DT。在图示的例中，在采样周期2111中输出数字数据2121，在采样周期2112 中输出数字数据2122，在采样周期2113中输出数字数据2123。如上所述，A/D转换电路190按照时钟信号CKs的每个周期，周期性地输出与 模拟输入信号Vin的大小对应的数字数据DT。非专利文献非专利文献1 An All-Digital Analog-to-Digital Converter With 12- μ V/LSB Using Moving-Average Filtering”，IEEE JOURNAL OFSOLID—STATE CIRCUITS, VOL.38, NO.l, JANUARY 2003但是，在上述的A/D转换电路190中，作为构成脉冲行进电路191的反转电路， 混装有NAND电路1911和逆变器电路1912。NAND电路1911和逆变器电路1912分别 具有电路固有的传播延迟时间，并且一般而言这些传播延迟时间相互不同。从而，由于 该传播延迟时间的差，编码器193输出的下位比特的精度有可能会劣化。
技术实现思路
本专利技术是为了解决上述课题而提出的，其目的在于提供一种A/D转换电路，其 能够以简单的电路结构抑制A/D转换的精度的劣化。本专利技术的一方式的A/D转换电路，包括脉冲行进电路，其输入有电源或电流 源及脉冲信号，使所述脉冲信号行进；行进位置检测部，其检测所述脉冲行进电路内的 所述脉冲信号的行进位置，输出与所述行进位置相应的数据；以及数字数据生成部，其根据所述行进位置检测部输出的所述数据，生成与所述电 源或所述电流源的大小对应的数字数据，所述脉冲行进电路由串联连接的多个反转电路 构成，所述多个反转电路由输入信号与输出信号之间的延迟时间与所述电源或电流源的 大小相应地变化的相同逻辑元件构成，在所述脉冲行进电路中，对于所述多个反转电路 中的一个，输入使所述脉冲信号的行进开始的起动信号，所述行进位置检测部根据分别 来自所述多个反转电路的所述输出信号，检测所述脉冲行进电路内的所述脉冲信号的所 述行进位置。根据本专利技术的A/D转换电路，由于用相同逻辑元件构成脉冲行进电路，因此不 会发生由设在脉冲行进电路的逻辑元件不同引起的A/D转换精度的劣化。从而，可以实 现高精度的A/D转换电路。并且，在本专利技术的A/D转换电路中，所述逻辑元件优选为NAND电路。由此，即使构成脉冲行进电路的反转电路用相同的逻辑元件构成，也可以将逻 辑电路中使用的晶体管数的增加抑制在最低限。从而，可以抑制设有A/D转换电路的芯 片的面积等的增加。并且，在本专利技术的A/D转换电路中，所述逻辑元件优选为NOR(或非)电路。并且，在本专利技术的A/D转换电路中，所述逻辑元件优选为全差动型延迟电路。根据本专利技术的A/D转换电路，能够以简单的电路结构抑制A/D转换的精度的劣 化。附图说明图1是示出本专利技术的第1实施方式中的脉冲行进电路的电路图。图2是示出本专利技术的第1实施方式中的脉冲行进电路的一部分的部分放大图。图3是示出本专利技术的第1实施方式中的脉冲行进电路的一部分的部分放大图。图4是示出本专利技术的第1实施方式中的脉冲行进电路的一部分的部分放大图。图5是示出本专利技术的第1实施方式中的脉冲行进电路的一部分的部分放大图。图6是示出本专利技术的第1实施方式的变形例中的脉冲行进电路的电路图。图7是示出本专利技术的第2实施方式中的脉冲行进电路的电路图。图8是示出本专利技术的第2实施方式中的脉冲行进电路的一部分的部分放大图。图9是示出本专利技术的第2实施方式中的脉冲行进电路的一部分的部分放大图。图10是示出本专利技术的第2实施方式中的脉冲行进电路的一部分的部分放大图。图11是示出本专利技术的第2实施方式中的脉冲行进本文档来自技高网...

【技术保护点】
一种Ａ／Ｄ转换电路，其包括：　　脉冲行进电路，其输入电源或电流源及脉冲信号，使所述脉冲信号行进；　　行进位置检测部，其检测所述脉冲行进电路内的所述脉冲信号的行进位置，输出与所述行进位置相应的数据；以及　　数字数据生成部，其根据所述行进位置检测部输出的所述数据，生成与所述电源或所述电流源的大小对应的数字数据，　　所述脉冲行进电路由串联连接的多个反转电路构成，　　所述多个反转电路由输入信号与输出信号之间的延迟时间与所述电源或电流源的大小相应地变化的相同逻辑元件构成，　　在所述脉冲行进电路中，对于所述多个反转电路中的一个，输入使所述脉冲信号的行进开始的起动信号，　　所述行进位置检测部根据分别来自所述多个反转电路的所述输出信号，检测所述脉冲行进电路内的所述脉冲信号的所述行进位置。

【技术特征摘要】
【国外来华专利技术】JP 2008-5-7 2008-1212081.一种A/D转换电路，其包括脉冲行进电路，其输入电源或电流源及脉冲信号，使所述脉冲信号行进； 行进位置检测部，其检测所述脉冲行进电路内的所述脉冲信号的行进位置，输出与 所述行进位置相应的数据；以及数字数据生成部，其根据所述行进位置检测部输出的所述数据，生成与所述电源或 所述电流源的大小对应的数字数据，所述脉冲行进电路由串联连接的多个反转电路构成，所述多个反转电路由输入信号与输出信号之间的延迟时间与...

【专利技术属性】
技术研发人员：萩原义雄，原田靖也，
申请(专利权)人：奥林巴斯株式会社，株式会社电装，
类型：发明
国别省市：JP