本发明专利技术提供△－∑模拟数字转换装置及△－∑模拟数字转换方法。其中所述△－∑模拟数字转换装置用于接收模拟输入信号以产生数字输出信号，△－∑模拟数字转换装置包含减法单元、量化器及反馈单元。减法单元用于依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于减法单元，用于依据减法信号执行量化以产生量化信号；反馈单元耦接于减法单元及量化器之间，用于依据量化信号将反馈信号提供至减法单元；其中减法单元被设置为减少量化器的信号输入振幅。以上所述的△－∑模拟数字转换装置及△－∑模拟数字转换方法可有效提高系统稳定性，改进操作速度，减少能量消耗。
【技术实现步骤摘要】
本专利技术有关于模拟数字转换方案，且特别有关于Δ - Σ (delta-sigma)模拟数字 转换装置及Δ-Σ模拟数字转换方法。
技术介绍
具有连续时间(continuous-time) Δ- Σ调制的常规模拟数字转换设备通常包含 量化器(quantizer)。通常使用闪存模拟数字转换器，也就是具有高速信号处理的模拟数字 转换器来实施量化器。若闪存模拟数字转换器包含多位(multi-bit)输出，则需要较多比 较器来实施上述闪存模拟数字转换器。非常大量的比较器将给常规模拟数字转换设备带来 更多费用。此外，通常用于将来自于量化器输出端的反馈信号直接反馈至量化器的输入端 的数字模拟转换器(digital-to-analogconverter，以下简称DAC)可能不能实现系统稳定 性，且其具有大带宽/高操作速度的限制。上述两种问题均引起严重麻烦。
技术实现思路
有鉴于此，本专利技术特提供以下技术方案本专利技术提供一种Δ- Σ模拟数字转换装置，用于接收模拟输入信号以产生数字输 出信号，Σ模拟数字转换装置包含减法单元、量化器及反馈单元。减法单元用于依据模 拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于减法单元，用于依据 减法信号执行量化以产生量化信号；反馈单元耦接于减法单元及量化器之间，用于依据量 化信号将反馈信号提供至减法单元；其中减法单元被设置为减少量化器的信号输入振幅。本专利技术另提供一种Δ- Σ模拟数字转换方法，用于接收模拟输入信号以产生数字 输出信号，△- Σ模拟数字转换方法包含依据模拟输入信号及反馈信号执行信号减法操 作，以产生减法信号；依据减法信号执行量化以产生量化信号；以及依据量化信号执行转 换操作以为信号减法操作提供反馈信号；其中信号减法操作被设置为减少减法信号的振 幅。本专利技术又提供一种Δ- Σ模拟数字转换装置，用于接收模拟输入信号以产生数字 输出信号，△-Σ模拟数字转换装置包含减法单元、量化器、数字计算单元及反馈单元。减 法单元用于依据模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器耦接于 减法单元，用于依据减法信号执行量化以产生量化信号；数字计算单元耦接于量化器，用于 接收量化信号以及执行数字计算以产生特定信号，其中特定信号的信号范围比量化信号的 信号范围小；反馈单元耦接于数字计算单元及减法单元，用于依据数字计算单元产生的特 定信号提供反馈信号至减法单元。本专利技术更提供一种Δ- Σ模拟数字转换方法，用于接收模拟输入信号以产生数字 输出信号，△- Σ模拟数字转换方法包含依据模拟输入信号及反馈信号执行减法操作，以 产生减法信号；依据减法信号执行量化以产生量化信号；对量化信号执行数字计算以产生 特定信号，特定信号的信号范围比量化信号的信号范围小；以及依据数字计算产生的特定信号为减法操作提供反馈信号。以上所述的Δ - Σ模拟数字转换装置及Δ - Σ模拟数字转换方法可有效提高系统 稳定性，改进操作速度，减少能量消耗。附图说明图1是依据本专利技术第一实施例的Δ- Σ模拟数字转换装置的示意图。图2是依据本专利技术第二实施例的Δ- Σ模拟数字转换装置的示意图。图3是依据本专利技术第三实施例的Δ- Σ模拟数字转换装置的示意图。图4是依据本专利技术第四实施例的Δ- Σ模拟数字转换装置的示意图。具体实施例方式在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的 技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求 书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基 准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含 但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中 描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它 装置或连接手段间接地电气连接至第二装置。请参考图1。图1是依据本专利技术第一实施例的模拟数字转换装置100的示意图。 在本实施例中，模拟数字转换装置100是二阶(second-order)多位(multi-bit)量化器连 续时间Δ- Σ调制器(也就是，在连续域(continuous-domain)内可操作)，且模拟数字转 换装置100用于接收模拟输入信号S_IN以产生数字输出信号S_0UT ；然而，上述说明并非 为本专利技术的限制。模拟数字转换装置100可被修改为一阶连续时间Δ-Σ调制器或其他η 阶调制器，其中η是大于一的整数。一般而言，本专利技术的模拟数字转换装置可实施为调制器 或具有过采样(over-sampling)机制的转换器。通过模拟数字转换装置100的处理，模拟 输入信号3_讯可经由过采样及噪声整形(noise-shaping)技术处理，从而改善信号噪声 比(signal-to-noise ratio)。特别地，如图1所示，模拟数字转换装置100包含三个增益 放大器(gain amplifier) 102a-102c、两个积分器104a及104b、三个加法器106a_106c、放 置在反馈路径上的三个DAC108a-108c、反馈单元109 (包含用于减少信号振幅，也就是信号 动态范围(signal dynamic range)的特定DAC 110)、量化器112 (例如，模拟数字转换器 (analog-to-digital converter,以下简称 ADC))以及转移函数(transfer function)补 偿单元120。增益放大器102a-102c用于按对应增益值将信号放大，而加法器106a-106c被 用作信号减法单元，用于依据模拟输入信号S IN及对应反馈信号SF1-SF3，分别基于模拟 信号S1-S3执行减法操作，以产生减法信号Sl，-S3，。积分器104a及104b用于分别依据减 法信号Si，及S2，执行信号积分，以产生积分信号Si”及S2”。详细地描述为，积分器104a 被配置在加法器106a及增益放大器102b之间，而积分器104b被配置在加法器106b及量化 器112之间。积分器104a及104b直接接收减法信号Si，及S2，，并分别基于减法信号Si， 及S2，执行信号积分，以产生积分信号Si”及S2”。此外，量化器112包含输入节点(input node)以及输出节点(output node)，其中输入节点用于接收自加法器106c产生的减法信号S3’，而输出节点用于输出量化信号S_Q0。因为Δ - Σ调制的增益放大器102a-102c、积 分器104a-104b、加法器106a-106C、DAC108a-108C以及量化器112的功能及操作是本领域 技术人员所熟知的，此处不做进一步描述。应当注意，图1中展示的加法器、增益放大器、积 分器以及DAC的数量及配置仅用作说明的目的，并且因为模拟数字转换装置100可实施二 阶以外的其他阶数，上述数量及配置也可发生变动。在实践中，量化器112是多位量化器。换句话说，量化器112的量化级 (quantization level)的数量多于二，并且输出量化信号S_Q0是具有多于一个位(bit)的 数字信号。为实现高速信号处理，可使用闪存ADC实施多位量化器。然而，常规闪存本文档来自技高网...
【技术保护点】
一种Δ－∑模拟数字转换装置，用于接收模拟输入信号以产生数字输出信号，该Δ－∑模拟数字转换装置包含：减法单元，用于依据该模拟输入信号及反馈信号执行减法操作，以产生减法信号；量化器，耦接于该减法单元，用于依据该减法信号执行量化以产生量化信号；反馈单元，耦接于该减法单元及该量化器之间，用于依据该量化信号将该反馈信号提供至该减法单元；其中该减法单元被设置为减少该量化器的信号输入振幅。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林泽琦，杜宇轩，刘长舜，薛康伟，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。