本实用新型专利技术公开了一种测试ＳＭＢＵＳ信号的装置，属于一种测试信号装置，通过ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ复杂可编程逻辑器件）实现对ＳＭＢＵＳ信号的检测，然后通过ＡＴ８９Ｓ５２将检测到的ＳＭＢ ＵＳ信号发送到串口芯片上，然后通过串口芯片发送到终端上，根据终端上的信号来判断ＳＭＢＵＳ上信号是否符合要求。ＣＰＬＤ包括ＳＭＢＵＳ起始位和结束位检测模块、两个移位寄存器、计数器和实现ＳＭＢＳＵＳ信号在两个移位寄存器存储的ＳＭＢＵＳ信号存储控制模块。本实用新型专利技术的一种测试ＳＭＢＵＳ信号的装置和现有技术相比，具有设计合理、使用方便等特点。（*该技术在2019年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种测试信号装置，具体地说是一种测试SMBUS信号的装置。
技术介绍
SMBUS是system management bus的縮写，1995年由intel提出，应用于移动PC和桌面PC低速率的通讯，目前在服务器领域也有很广泛的应用，主要用于电源管理上面。SMBUS为系统和电源管理提供了一条控制总线，使用SMBUS的系统，因为只需要两条总线SCL和SDA，所以可以有效的节省设备的管脚数。SMBUS只工作在100kHz并且专门面向智能电池管理应用，它工作在主从模式，主器件提供时钟，在其发起一次传输时提供一个起始位，终止一次传输时提供一个停止位，从器件拥有一个唯一的7bit或者10bit从器件地址。
技术实现思路
本技术的技术任务是针对以上不足之处，提供一种通过CPLD实现对SMBUS信号的检测的一种测试SMBUS信号的装置。本技术解决其技术问题所采用的技术方案是包括CPLD、 AT89S52控制器和串口芯片，CPLD通过信号线与AT89S52控制器连接，AT89S52控制器通过信号线与串口芯片连接；CPLD包括SMBUS起始位和结束位检测模块、两个移位寄存器、计数器和实现SMBSUS信号在两个移位寄存器存储的SMBUS信号存储控制模块。串口芯片为RS232串口芯片。本技术的一种测试SMBUS信号的装置电路工作过程是如下首先我们将SMBUS的两个总线信号SCL和SDA连接到CPLD (ComplexProgrammable Logic Device复杂可编程逻辑器件)上，通过CPLD中的SMBUS起始位和结束位检测模块来检测SMBUS信号传输的开始，然后我们将检测到的数据信号存储到CPLD中的第一个移位寄存器中，通过CPLD中的计数器来对存储的SMBUS总线信号SDA的bit数进行计数，当达到我们所设定的要求后，SDA的数据将保存到CPLD中的第二个移位寄存器中，同时CPLD发送一个中断信号给AT89S52, AT89S52得到中断后，将通过地址线信号对CPLD中的第一个移位寄存器中的数据进行读取，每次读8bit，存在AT89S52其内部RAM里。当AT89S52读取完CPLD中第一个移位寄存器中的数据后将返回给CPLD —个信号用来清空该寄存器。此时CPLD中的第二个寄存器在接收SMBUS上的数据，当其存储的bit数达到我们的要求好将跟进行第一个移位寄存器一样的操作，如此两个移位寄存器交替进行工作。直到CPLD中的SMBUS起始位和结束位检测模块检测到SMBUS结束信号，从而传输结束。另外AT89S52将把从CPLD中得到的数据发送到RS232串口芯片上，通过终端可以得到其数据，从而可以测试SMBUS是否正确。本技术的一种测试SMBUS信号的装置和现有技术相比，通过CPLD实现对SMBUS信号的检测，具有设计合理、使用方便等特点，因而，具有很好的推广使用价值。以下结合附图对本技术进一步说明。附附图说明图1为一种测试SMBUS信号的装置的电路结构示意图。具体实施方式以下结合附图和具体实施例对本技术作进一步说明。本技术的一种测试SMBUS信号的装置，包括CPLD、 AT89S52控制器和RS232串口芯片，CPLD通过信号线与AT89S52控制器连接，AT89S52控制器通过信号线与RS232串口芯片连接；CPLD包括SMBUS起始位和结束位检测模块、两个移位寄存器、计数器和实现SMBSUS信号在两个移位寄存器存储的SMBUS信号存储控制模块。本技术的一种测试SMBUS信号的装置电路工作过程是如下首先我们将SMBUS的两个总线信号SCL和SDA连接到CPLD (ComplexProgrammable Logic Device复杂可编程逻辑器件)上，通过CPLD中的SMBUS起始位和结束位检测模块来检测SMBUS信号传输的开始，然后我们将检测到的数据信号存储到CPLD中的第一个移位寄存器中，通过CPLD中的计数器来对存储的SMBUS总线信号SDA的bit数进行计数，当达到我们所设定的要求后，SDA的数据将保存到CPLD中的第二个移位寄存器中，同时CPLD发送一个中断信号给AT89S52, AT89S52得到中断后，将通过地址线信号对CPLD中的第一个移位寄存器中的数据进行读取，每次读8bit，存在AT89S52其内部RAM里。当AT89S52读取完CPLD中第一个移位寄存器中的数据后将返回给CPLD —个信号用来清空该寄存器。此时CPLD中的第二个寄存器在接收SMBUS上的数据，当其存储的bit数达到我们的要求好将跟进行第一个移位寄存器一样的操作，如此两个移位寄存器交替进行工作。直到CPLD中的SMBUS起始位和结束位检测模块检测到SMBUS结束信号，从而传输结束。另外AT89S52将把从CPLD中得到的数据发送到RS232串口芯片上，通过终端可以得到其数据，从而可以测试SMBUS是否正确。除说明书所述的技术特征外，均为本专业技术人员的已知技术。权利要求1、一种测试SMBUS信号的装置，其特征在于包括CPLD、AT89S52控制器和串口芯片，CPLD通过信号线与AT89S52控制器连接，AT89S52控制器通过信号线与串口芯片连接；CPLD包括SMBUS起始位和结束位检测模块、两个移位寄存器、计数器和实现SMBSUS信号在两个移位寄存器存储的SMBUS信号存储控制模块。2、 根据权利要求1所述的一种测试SMBUS信号的装置，其特征在于串口 芯片为RS232串口芯片。专利摘要本技术公开了一种测试SMBUS信号的装置，属于一种测试信号装置，通过CPLD(Complex Programmable Logic Device复杂可编程逻辑器件)实现对SMBUS信号的检测，然后通过AT89S52将检测到的SMBUS信号发送到串口芯片上，然后通过串口芯片发送到终端上，根据终端上的信号来判断SMBUS上信号是否符合要求。CPLD包括SMBUS起始位和结束位检测模块、两个移位寄存器、计数器和实现SMBSUS信号在两个移位寄存器存储的SMBUS信号存储控制模块。本技术的一种测试SMBUS信号的装置和现有技术相比，具有设计合理、使用方便等特点。文档编号G06F11/267GK201413513SQ20092002596公开日2010年2月24日 申请日期2009年5月27日 优先权日2009年5月27日专利技术者峰 李 申请人:浪潮电子信息产业股份有限公司本文档来自技高网...
【技术保护点】
一种测试ＳＭＢＵＳ信号的装置，其特征在于包括ＣＰＬＤ、ＡＴ８９Ｓ５２控制器和串口芯片，ＣＰＬＤ通过信号线与ＡＴ８９Ｓ５２控制器连接，ＡＴ８９Ｓ５２控制器通过信号线与串口芯片连接；ＣＰＬＤ包括ＳＭＢＵＳ起始位和结束位检测模块、两个移位寄存器、计数器和实现ＳＭＢＳＵＳ信号在两个移位寄存器存储的ＳＭＢＵＳ信号存储控制模块。
【技术特征摘要】
【专利技术属性】
技术研发人员：李峰，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：实用新型
国别省市：88[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。