【技术实现步骤摘要】
本专利技术涉及时钟电路，特别是涉及一种锁相电路、锁相环及时钟电路。
技术介绍
1、随着芯片功能和集成度日益提升，基于chiplet（芯粒）的小芯片封装技术开始得到越来越广泛的应用，不同小芯片之间需要通过d2d互连（die-to-die，片间互连）实现通信。d2d互连需要依赖于serdes（serilize-deserilize，串行-解串）收发器实现，且对serdes收发器的低延迟和低功耗的要求非常高。为了能够降低延迟，serdes收发器需要多个收发通道集成在一起，以便减小单个收发通道的速率，从而减少单通道串并和并串转换的延迟。同时，为了在增加收发通道数目的同时不显著增加整个芯片的面积，单个收发通道的面积要足够小。同时serdes收发器中各个收发通道的正常工作依赖于严格的时钟同步。
2、可见，如何在低功耗小面积的前提下为serdes收发器中各个收发通道提供时钟信号，是本领域技术人员需要解决的问题。
技术实现思路
1、本专利技术实施例的目的是提供一种锁相电路、锁相环及时钟电路，可...
【技术保护点】
1.一种锁相电路，其特征在于，包括：
2.根据权利要求1所述的锁相电路，其特征在于，所述相位检测模块包括二进制鉴相器，所述二进制鉴相器的第一输入端接入参考时钟信号，第二输入端接入锁相电路的输出时钟信号；
3.根据权利要求2所述的锁相电路，其特征在于，所述第一控制模块包括：
4.根据权利要求3所述的锁相电路，其特征在于，所述步长配置模块包括：
5.根据权利要求4所述的锁相电路，其特征在于，所述分压电路包括：
6.根据权利要求4所述的锁相电路，其特征在于，所述步长配置模块还包括：
7.根据权利要求1所...
【技术特征摘要】
1.一种锁相电路，其特征在于，包括：
2.根据权利要求1所述的锁相电路，其特征在于，所述相位检测模块包括二进制鉴相器，所述二进制鉴相器的第一输入端接入参考时钟信号，第二输入端接入锁相电路的输出时钟信号；
3.根据权利要求2所述的锁相电路，其特征在于，所述第一控制模块包括：
4.根据权利要求3所述的锁相电路，其特征在于，所述步长配置模块包括：
5.根据权利要求4所述的锁相电路，其特征在于，所述分压电路包括：
6.根据权利要求4所述的锁相电路，其特征在于，所述步长配置模块还包括：
7.根据权利要求1所述的锁相电路，其特征在于，所述振荡器包括：
8.根据权利要求1至7任一项所述的锁相电路，其特征在于，所述相位检测模块包括鉴频鉴相器，所述脉冲信号包括第一脉冲和第二脉冲；
...【专利技术属性】
技术研发人员：邹晓峰，展永政，张璐，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。