【技术实现步骤摘要】
本申请涉及芯片验证，尤其涉及一种待测设计的验证方法、验证环境的搭建方法、验证环境及芯片验证装置。
技术介绍
1、在数字芯片设计流程中，功能验证是确保设计正确性的核心环节，其通过构建仿真环境模拟芯片行为来检测设计缺陷。随着芯片复杂度提升，基于system verilog(系统级verilog)语言的uvm(universal verification methodology)验证方法学已成为工业界构建标准化验证环境的主流方案。该框架利用定向激励与约束随机激励相结合，配合上断言和覆盖率等手段，最终实现对待测设计(design under test，dut)验证工作的收敛。
2、相关技术中的软仿验证流程包括环境搭建阶段和功能验证阶段。在功能验证阶段，按照测试点分解情况创建激励，一条激励对应一个以system verilog语言描述的激励文件(sequence文件)。然而，在相关技术中的验证方式中，测试场景越多，激励文件越多，会导致重复性的文件维护工作，亟需一种高验证效率的验证方法。
技术实现思路
1、本本文档来自技高网...
【技术保护点】
1.一种待测设计的验证方法，其特征在于，所述待测设计的验证环境包括激励生成组件以及与所述激励生成组件绑定的内存模型组件，所述激励生成组件中例化有解析组件，所述解析组件是用于解析配置参数的组件；所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述测试激励标识对应有目标测试场景，所述目标配置文件包括第一级配置文件和第二级配置文件，所述通过所述解析组件对所述目标配置文件进行参数解析，得到目标配置参数集，包括：
3.根据权利要求1所述的方法，其特征在于，所述验证环境还包括环境公共组件；所述环境公共组件是所述验证环境的全局服务组件；
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。