晶片上的集成电路和制造集成电路的方法技术

晶片上的多个集成电路（１）包括晶片基板（２）；以及在晶片基板（２）上形成的多个集成电路（１ａ，１ｂ，１ｃ）。每一集成电路（１ａ，１ｂ，１ｃ）均包括一个电子电路（２４），并且一些集成电路（１ｂ，１ｃ）除了它们各自的电子电路（２４）之外还包括多个作为整体部分的工艺控制模块（３）。在切割和贴片期间采用工艺控制模块（３）以对准切割／贴片装置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及晶片上的集成电路，还涉及制造集成电路的方法。
技术介绍
通常这样生产集成电路通过利用步进器使晶片经中间掩模重 复曝光从而形成布置于晶片表面上多个曝光区域，这样就在半导体晶 片基板上形成了多个集成电路。掩模图案的图像被印刷在涂覆到晶片 表面上的抗蚀剂层上，并且被显影以形成抗蚀剂图案，所述抗蚀剂图 案被用作例如对形成在晶片表面上的层进行蚀刻的掩模。通过重复这 些步骤来形成集成电路。通过用于连续分离步骤的锯线来将各个集成 电路分开。除了集成电路之外，还在晶片基板上形成用于别U量电特性的观lj 试器件。通常己知的测试器件是工艺控制模块(PCM)，测试器件 可包括有源或无源电子器件，诸如晶体管或电阻条，并且测试器件通 常位于锯线内。公开的美国专利申请2003Z0017631A1披露了一种中间掩模，其 包括其中形成了多个半导体器件芯片的掩模图案的器件图案区域，还包括形成在器件图案区域的一侧上的测试元件组(TEG)图案区域。 提供TEG图案区域来布置TEG的图案和曝光设备的对准标记。TEG 图案区域的横向尺寸与器件图案区域的横向尺寸相同。TEG图案区 域的宽度，即垂直尺寸，与半导体器件芯片图案的两行相对应。
技术实现思路
本专利技术的 一个目的是提供晶片上的多个集成电路，使得能够更 有效率地使用其上形成有集成电路的晶片表面。通过晶片上的多个集成电路来实现本专利技术的目的，所述晶片上5的多个集成电路包括晶片基板和在晶片基板上形成的多个集成电路；其中，每一集成电路均包括一个电子电路，并且一些集成电路除了它们各自的电子电路之外还包括多个作为整体部分的工艺控制模 块。集成电路形成于晶片基板上，并且如本领域中公知的那样包括 作为整体部分的电子电路。为了测试晶片基板的电特性，通常提供工艺控制模块。工艺控制模块(通常縮写为PCM)本身是本领域中己 知的。工艺控制模块是用于测量晶片电特性的测试器件。工艺控制模 块可包括有源电子器件或无源电子器件，诸如晶体管或电阻条。传统 的工艺控制模块形成在使各个集成电路分离开的锯线内，并且不是各 个集成电路的一部分。然而，本专利技术的晶片上的多个集成电路被设计 为 一些集成电路包括作为整体部分的工艺控制模块。因此，由于工 艺控制模块没有形成于锯线内，所以锯线可以被制造的相对薄，这允 许更有效率地使用其上形成有集成电路的晶片基板的表面。另外，本专利技术的晶片上的多个集成电路的工艺控制模块被集成 在一些单独的集成电路中，这意味着当晶片上的多个集成电路在分离步骤中被分离为单独的集成电路时，一些分离的集成电路仍然包括工 艺控制模块。根据集成电路的尺寸，还允许更有效率地使用前述晶片 基板表面，这是因为没有晶片基板表面的特殊区域被专用于工艺控制 模块。各个集成电路可以是矩形，如同集成电路通常的那样。那么， 工艺控制模块可位于相关的集成电路的边沿。将工艺控制模块布置于 相关的集成电路的边沿有助于使得工艺控制模块不影响或根本上相 对小地影响相关的集成电路的电子电路的性能。集成电路可包括围绕它们的电子电路的密封环。密封环可由金 属(例如金)制成，并且可与晶片基板电接触。在本专利技术的晶片上多 个集成电路的一个实施例中，每一集成电路均包括围绕其电子电路的 第一密封环，并且每一包括工艺控制模块的集成电路均还包括围绕其 工艺控制模块的第二密封环。通过使用两个密封环，每一包括其工艺 控制模块的集成电路尤其可被设计为工艺控制模块被布置在集成电路的边沿上，其中第一密封环围绕专用于电子电路的第一矩形区域，并且，而第二密封环围绕用于工艺控制模块的第二区域，第二区域与第一区域相邻并且构成集成电路边沿的边界。不包括工艺控制模块的集成电路可包括围绕相关的集成电路的区域的第三密封环，该区域与由第二密封环所围绕的工艺控制模块的区域相对应。那么，每一集成电路均可包括第一区域，该第一区域由第一密封环围绕并且包括电子电路；和另一密封环，即第二或第三密封环，与第一密封环相邻并且围绕另一区域。如果相关的集成电路是包括工艺控制模块的集成电路，则所述另一区域是包括工艺控制模块的前述第二区域。如果相关的集成电路不包括工艺控制模块，则该区 域尤其可以没有任何电子器件，并且该区域可仅包括晶片基板。因此，无论相关的集成电路是包括还是不包括工艺控制模块，在例如由制造 工艺导致的潜在偏差的范围内，电子电路的结构和每一集成电路的大 小都是相同的。尤其可利用中间掩模来在晶片基板上形成集成电路。爽制—造晶片基板上的集成电路时，晶片基板上与中间掩模相对应的区域被曝 光，并且其后利用步进器将中间掩模移动到晶片基板的另一区域。利 用中间掩模曝光的区域是曝光场。每 一 曝光场均包括由用十分隔多个 集成电路的第一锯线和第二锯线所限定的行和列。为了在制造晶片上 的多个集成电路期间对准中间掩模，每一曝光场均可包括至少一个形 成在晶片基板上的光学控制模块。光学控制模块本身是现有技术中公 知的，并且在本文中是形成在晶片基板上的且被用于在制造晶片上的 多个集成电路的过程中自动对准中间掩模的对准标记。光学控制模块 可由正方形、矩形或十字形干涉场组成，这样的干涉场尤其可由被用 于中间掩模的步进器自动检测到。可通过使低能量激光束穿过中间掩 模上的对准标记并且使它们从晶片基板上的相应的对准标记(即，光 学控制模块)反射来完成利用光学控制模块的自动对准。光学控制模 块尤其可具有这样的三维结构，即，其可用于制造晶片上的多个集成 电路过程中的每一曝光步骤。在本专利技术的晶片上的多个集成电路的 一 个实施例中，包括工艺控制模块的一些集成电路还包括作为整体部分的光学工艺控制模块。 光学控制模块尤其可被集成到相关的集成电路中，使得相关的光学控 制模块处于由各个第二密封环围绕的区域中，或处于由各个第一密封 环围绕的区域中。传统的光学控制模块形成于锯线内。根据本专利技术的 晶片上的多个集成电路的该变型，可存在三种不同的集成电路，艮口， 没有任何工艺控制模块和光学控制模块的集成电路、包括工艺控制模 块但不包括光学控制模块的集成电路、和既包括工艺控制模块又包括 光学控制模块的集成电路。光学工艺控制模块尤其可位于前述第二区 域内，第二区域由第二密封环围绕并且/或者可位于相关的集成电路 的角上。晶片上的多个集成电路可包括使多个集成电路分离的多条第--锯线和多条第二锯线，其中，所述多条第一锯线在由行限定的第一方 向上彼此等距平行，并且所述多条第二锯线在由列限定的第二方向上 彼此等距平行；以及多个矩形曝光场，每一矩形曝光场均包括由多条 第一锯线和多条第二锯线限定的行和列。位于相关的曝光场边沿的两 行或两列中的每行或每列中的至少一个可包括至少一个包括工艺控 制模块和光学控制模块的集成电路。每一曝光场由位于曝光场的四条 边沿的两行和两列所限定。在制造本专利技术的晶片上的多个集成电路的 该变型的过程中对准中间掩模所需的光学控制模块或者位于这两行 内、或者位于这两列内、或者位于这两行和这两列内。该结构可有助 于更好地对准中间掩模。在本专利技术的晶片上的多个集成电路的一个实施例中，光学控制 模块与构成相关的曝光场的边界的各条第一锯线和第二锯线相邻。那 么，光学控制模块直接位于曝光场的边界上，潜在地有助于提高对准 中间掩模的精确度。当完成了本专利技术的本文档来自技高网...

【技术保护点】
晶片上的多个集成电路，包括：　晶片基板（２）；以及　在晶片基板（２）上形成的多个集成电路（１ａ，１ｂ，１ｃ）；其中，每一集成电路（１ａ，１ｂ，１ｃ）均包括一个电子电路（２４），并且一些集成电路（１ｂ，１ｃ）除了它们各自的电子电路（２４） 之外还包括多个作为整体部分的工艺控制模块（３）。

【技术特征摘要】
【国外来华专利技术】EP 2007-7-12 07112371.51.晶片上的多个集成电路，包括晶片基板(2)；以及在晶片基板(2)上形成的多个集成电路(1a，1b，1c)；其中，每一集成电路(1a，1b，1c)均包括一个电子电路(24)，并且一些集成电路(1b，1c)除了它们各自的电子电路(24)之外还包括多个作为整体部分的工艺控制模块(3)。2. 如权利要求1所述的晶片上的多个集成电路，其中，多个集 成电路(la， lb， lc)是矩形的，并且工艺控制模块(3)位于相关 的集成电路(lb， lc)的边沿。3. 如权利要求1所述的晶片上的多个集成电路，其中，每一集 成电路(la， lb， lc)均包括围绕其电子电路(24)的第一密封环(26)， 并且其中，每一个包括工艺控制模块(3)的集成电路(lb， lc)均 包括围绕其工艺控制模块(3)的第二密封环(27)。4. 如权利要求3所述的晶片上的多个集成电路，其中，不包括 工艺控制模块(3)的集成电路(la)包括围绕相关的集成电路(la) 的一块区域(28)的第三密封环(27)，该区域(28)与由第二密封 环(27)所围绕的工艺控制模块(3)的区域(29)相对应。5. 如权利要求3所述的晶片上的多个集成电路，其中，集成电 路中包括工艺控制模块(3)的那些集成电路(lc)包括作为整体部 分的光学控制模块(6)。6. 如权利要求5所述的晶片上的多个集成电路，其中，光学控 制模块(6)被集成到相关的集成电路(lc)中，使得相关的光学控 制模块(6)处于由各个第二密封环(27)围绕的区域(29)屮，或处于由各个第一密封环(26)围绕的区域(30)中。7. 如权利要求6所述的晶片上的多个集成电路，其中，光学控 制模块(6)位于相关的集成电路(lc)的角上。8. 如权利要求5所述的晶片上的多个集成电路，还包括 将多个集成电路(la， lb， lc)分隔开的多条第一锯线(4)和多条第二锯线(5)，其中，所述多条第一锯线(4)在由行限定的第 一方向(x)上平行并且彼此之间距离相等，并且所述多条第二锯线 (5)在由列限定的第二方向(y)上平行并且彼此之间距离相等；以 及多个矩形曝光场(7)，每一矩形曝光场均包括由多条第一锯线 (4)和多条第二锯线(5)限定的行和列，其中，位于相...

【专利技术属性】
技术研发人员：海莫朔伊希尔，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]