本发明专利技术提供一种面向异构多核处理器系统的外部中断控制器，包括：中断网关，用于对多个中断源发送的待处理中断信号进行仲裁处理，得到单一的中断请求信号，并向控制器核心发送中断请求信号；控制器核心，用于根据中断请求信号在异构多核处理器系统确定出执行中断处理的目标处理器核，并通过单一中断端口向每个目标处理器核发送中断请求信号，以使目标处理器核针对中断请求信号执行中断处理。通过本申请，解决现有技术中异构系统多核处理器的中断分发和管理效率低下的问题。
【技术实现步骤摘要】
本专利技术涉及网络安全，尤其涉及一种面向异构多核处理器系统的外部中断控制器。
技术介绍
1、中断机制和异常机制在处理器系统中至关重要。当中断或异常发生时，处理器会暂停当前任务，转而执行相应的中断或异常处理程序，处理完成后再恢复原任务。由于处理器处理中断和异常的机制类似，通常统称为广义异常。中断的类型包括调试中断、外部中断、计时器中断和软件中断。外部中断（external interrupt）源自处理器外部设备，如gpio等接口。在同构多核处理器系统中，外部中断通常依赖传统中断控制器，采用集中式、分布式或负载均衡策略，以确保中断信号能够及时、有效地传递至目标处理核心。
2、然而，异构多核处理器系统中的处理核心架构、计算能力和功能各异，在外部中断管理方面需要同时考虑中断分发效率与不同核间的协调兼容性，传统中断控制方法难以满足其需求。在异构系统多核处理器中，不同处理器可能拥有不一致的中断处理机制，甚至中断接口数量也存在差异，导致外部中断的高效分发和管理成为新的技术难题。
技术实现思路
>1、本专利技术提供本文档来自技高网...
【技术保护点】
1.一种面向异构多核处理器系统的外部中断控制器，其特征在于，包括：中断网关以及控制器核心；
2.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述中断网关，还用于将多个中断源发送的待处理中断信号转换为统一的中断请求格式；
3.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述控制器核心，还用于向异构多核处理器系统的调度器发送所述中断请求信号，以使所述调度器在异构多核处理器系统的多个处理器核中确定出至少一个执行中断处理的目标处理器核。
4.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特...
【技术特征摘要】
1.一种面向异构多核处理器系统的外部中断控制器，其特征在于，包括：中断网关以及控制器核心；
2.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述中断网关，还用于将多个中断源发送的待处理中断信号转换为统一的中断请求格式；
3.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述控制器核心，还用于向异构多核处理器系统的调度器发送所述中断请求信号，以使所述调度器在异构多核处理器系统的多个处理器核中确定出至少一个执行中断处理的目标处理器核。
4.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述目标处理器核，用于接收所述控制器核心确定出所述中断请求信号的中断号后发送的中断通知，并在向所述控制器核心认领所述中断号后，根据所述中断号调用对应的中断处理函数，以执行中断处理。
5.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述中断网关，还用于在对多个中断源发送的待处理中断信号进行仲裁处理，得到单一的中断请求信号之后，对所述中断请求信号对应的目标中断源进行锁定，并在接收到中断完成信息之后，解锁所述目标中断源，其中，所述中断完成信息是所述目标处理器核执行完中断处理后发送的。
6.根据权利要求1所述的面向异构多核处理器系统的外部中断控制器，其特征在于，所述中断网关支持对待处理中断信号的触发方式，包括电平触发和边沿触发的至少一种。
7.一种面向异构多核处理器系统的中断控制方法，其特征在于，所述方法，包括：
【专利技术属性】
技术研发人员：胡晶晶，李彧，朱赤丹，于波，孙远航，
申请(专利权)人：紫金山实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。