用于算网融合计算架构的DMA通信装置及其工作方法制造方法及图纸

本发明专利技术公开了一种用于算网融合计算架构的DMA通信装置及其工作方法，本发明专利技术的DMA通信装置包括DMA事务处理模块和协议转换模块，当网络协议处理部件发起DMA读写请求时，DMA事务处理模块用于解析相关DMA读写请求、实现DMA读写请求的处理和DMA读请求应答数据接收、同时完成中断请求的处理，协议转换模块用于完成DMA接口和AXI接口间读写请求的转换和响应状态的映射。本发明专利技术旨在实现AXI与DMA接口的协议高效转换，避免资源竞争导致的DMA读请求饿死问题，保证DMA数据访问的一致性，以提升加速器在高性能计算和人工智能应用中性能，降低传输延迟并提升数据传输带宽和能效。

【技术实现步骤摘要】

本专利技术涉及计算机通信，具体涉及一种用于算网融合计算架构的dma通信装置及其工作方法。

技术介绍

1、面向高性能计算（hpc）和人工智能（ai）应用对算力的爆炸式增长和多样融合支持需求，传统cpu+gpu的异构计算架构，采用pcie总线实现cpu、gpu、网卡之间的互连，面临数据传输带宽和能效提升受限的问题。在此背景下，采用片上异构集成或者多芯粒集成方式的算网融合的异构计算架构成为重要的发展趋势。算网融合的计算架构采用axi接口实现计算部件和网络部件之间的片内集成，降低传输延迟并提升数据传输带宽和能效。dma（direct memory access，直接存储器访问）允许某些硬件子系统在不经过cpu控制的情况下直接访问系统存储器，在高性能计算和人工智能应用中可用于gpu不经过cpu控制的情况下直接访问系统存储器，有望提升gpu的性能。因此，如何实现算网融合计算架构的dma通信技术，已成为一项亟待解决的关键技术问题。

技术实现思路

1、本专利技术要解决的技术问题：针对现有技术的上述问题，提供一种用于算网融合计本文档来自技高网...

【技术保护点】

1.一种用于算网融合计算架构的DMA通信装置，其特征在于，包括相互连接的DMA事务处理模块和协议转换模块两个模块，所述协议转换模块通过AXI接口与连接在片上网络NoC的计算部件以及内存相连，所述DMA事务处理模块与网络协议处理部件相连，当网络协议处理部件发起DMA读写请求时，所述DMA事务处理模块用于解析相关DMA读写请求、实现DMA读写请求的处理和DMA读请求应答数据接收、同时完成中断请求的处理，所述协议转换模块用于完成DMA接口和AXI接口间读写请求的转换和响应状态的映射；所述协议转换模块包括读请求FIFO、请求转换单元、数据FIFO、数据转换单元和状态转换单元，所述读请求FIFO用...

【技术特征摘要】

1.一种用于算网融合计算架构的dma通信装置，其特征在于，包括相互连接的dma事务处理模块和协议转换模块两个模块，所述协议转换模块通过axi接口与连接在片上网络noc的计算部件以及内存相连，所述dma事务处理模块与网络协议处理部件相连，当网络协议处理部件发起dma读写请求时，所述dma事务处理模块用于解析相关dma读写请求、实现dma读写请求的处理和dma读请求应答数据接收、同时完成中断请求的处理，所述协议转换模块用于完成dma接口和axi接口间读写请求的转换和响应状态的映射；所述协议转换模块包括读请求fifo、请求转换单元、数据fifo、数据转换单元和状态转换单元，所述读请求fifo用于缓存协议转换模块接收的dma读请求信息，保障连续读请求操作的顺利执行；所述请求转换单元解析dma读写请求，将dma读写请求转换成axi读写请求并进行请求地址和数据长度的转换；所述数据fifo负责缓存dma写请求数据和dma读应答数据；所述数据转换单元通过数据的大小端转换以实现跨协议数据一致性；所述状态转换单元负责将axi应答信号转换为dma读写请求的事务处理状态，所述事务处理状态包括成功或失败。

2.根据权利要求1所述的用于算网融合计算架构的dma通信装置，其特征在于，所述dma事务处理模块包括dma写请求处理模块和dma读请求处理模块以用于处理来自网络协议处理部件的dma写请求和dma读请求，所述dma写请求处理模块用于缓存网络协议处理部件发起的dma写请求，解析请求的目标地址和数据长度，并将目标地址、数据长度和写数据传输至协议转换模块；所述dma读请求处理模块通过请求队列与读请求源一一对应的方式，并行接收各读请求源的请求；同时所述dma读请求处理模块根据可用信用和是否存在读写冲突对读请求进行仲裁处理，并在接收读请求的应答数据后，将其传输到相应的读请求源，所述dma事务处理模块采用中断线形式，在dma数据传输完成后触发中断，通知cpu释放访存权限从而实现cpu与dma之间的交替访存并减少资源竞争。

3.根据权利要求2所述的用于算网融合计算架构的dma通信装置，其特征在于，所述dma写请求处理模块由dma写请求fifo、dma写数据fifo、dma写控制单元和中断请求单元构成，所述dma写请求fifo用于缓存来自网络协议处理部件发起的写请求，所述dma写数据fifo用于缓存来自网络协议处理部件发起的写请求的写数据，当dma写控制单元在检测到写请求通道就绪信号时，从dma写请求fifo和dma写数据fifo中分别读取写请求和写数据，解析请求的目标地址与数据长度，并将地址、数据长度和写数据传输至协议转换模块；数据传输完成后，dma写控制单元标记该写请求已成功发送，并通过中断使能信号触发中断请求单元进行中断请求和清除操作；所述dma读请求处理模块包括为各读请求源分配的dma读请求fifo、读请求仲裁单元和dma读控制单元，所述dma读请求fifo用于缓存网络协议处理部件发起的读请求，所述读请求仲裁单元用于根据可用信用以及是否存在读写冲突，判断各读请求fifo是否具备处理条件，并对符合条件的请求fifo进行轮询仲裁，确定待处理的dma读请求；当dma读控制单元检测到读请求通道就绪信号时，接收并解析读仲裁单元确定的dma读请求，并将相应dma读请求信息传输至协议转换模块，同时接收其应答数据；在将应答数据反馈至对应的读请求源后，dma事务处理模块进行信用回收与资源释放操作。

4.根据权利要求3所述的用于算网融合计算架构的dma通信装置，其特征在于，所述dma写控制单元内置写请求接收计数器和写请求发送计数器以用于控制dma读请求与dma写请求之间的执行顺序，所述写请求接收计数器的值wreq_count用于记录网络协议处理部件发起的写请求数量，每当dma写控制单元接收到一个新的写请求时，该计数器递增；所述写请求发送计数器的值wsent_count表示已完成数据传输的写请求数量，在每次写请求发送给协议转换模块后计数器递增；当dma读请求处理模块接收到一个新的读请求时，将当前写请求接收计数器的值wreq_count与该读请求合并后存储到对应的dma读请求fifo中；在仲裁阶段，读请求仲裁单元将读请求中携带的写请求接收计数器的值wreq_count与当前的dma写控制单元的写请求发送计数器的值wsent_count比较，判断该读请求是否存在尚未完成的前置写请求：若写请求发送计数器的值wsent_count大于等于写请求接收计数器的值wreq_count，表示在该读请求之前接收到的所有写请求均已发送给协议转换模块，此时不存在读写冲突，可以处理该读请求；否则暂不处理该读请求。

5.根据权利要求4所述的用于算网融合计算架构的dma通信装置，其特征在于，所述读请求仲裁单元用于根据可用信用以及是否存在读写冲突...

【专利技术属性】
技术研发人员：常俊胜，谢紫浩，梁斌，郭阳，沈立，雷斐，黄立波，周宏伟，许诺，何楚才，何柱石，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：