用于多线程和多核心系统的高速缓存及其方法技术方案

根据一个实施例，本公开总体上提供了用于提高处理器的高速缓存的性能的方法。方法可以包括：将多个数据存储在数据随机存取存储器（ＲＡＭ）中。该方法还可以包括为转发到下一级存储器子系统的所有未完成的请求保存信息。该方法还可以包括在已经完成所述请求之后清除与所服务的请求相关联的信息。方法还可以包括确定随后的请求是否与提供给已经处于到下一级存储器子系统的未完成状态的一个或多个请求的地址相匹配。方法还可以包括将由下一级存储器子系统服务的所完成的请求匹配到至少一个请求者，所述请求者在原始请求处于到下一级存储器子系统的未完成状态时发出请求。方法可以还包括存储每个请求特有的信息，所述信息包括组属性和路属性，所述组和路属性用于识别一旦数据被返回，返回的数据应当被保存在数据ＲＡＭ中的何处，每个请求特有的信息还包括线程ＩＤ，指令队列位置和颜色中的至少一个。方法可以还包括调度命中和未命中数据返回。当然，各种替代性实施例也在本公开的范围内。

【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及用于提高处理器的性能的高速缓存，更具体地说，涉及用于多线程和/或多核心系统以提高处理器的高速缓存的性能的高速缓存。 附图说明 结合附图，参照以下详细地描述和权利要求，将会更好地理解本公开的优点和特 征，其中用相同的符号表示相同的元件，其中 图1是说明了根据本公开的示例性实施例的、用于提高处理器的性能的多线程和 多核心的框图； 图2是说明了根据本公开的示例性实施例的高速缓存的架构的框图以及 图3是说明了根据本专利技术的示例性实施例的、用于提高处理器的高速缓存的性能的方法的流程图。具体实施例方式为了透彻地理解本公开，结合上述附图，参照包括所附权利要求的以下的详细的 描述。尽管结合示例性实施例来描述本公开，但是本公开并不旨在被限定为本文阐述的具 体形式。应当理解，等价物的省略和替换视情况而定，其旨在在不背离本公开的权利要求的 精神或范围的情况下，覆盖应用或实现。此外，应当理解，本文使用的措辞和术语是为了描 述的目的，不应当被认为是限定性的。 本文的术语"第一"、"第二"等不表示任何顺序、数量或重要性，而是用于将一个元 素与另一个元素相区分。本文的术语"一"和"一个"不表本文档来自技高网...

【技术保护点】
一种用于处理器的高速缓存，所述高速缓存包括：多个指令队列，用于处理至少一个无序指令返回；数据随机存取存储器（ＲＡＭ），其能够存储多个数据；标签ＲＡＭ，其能够存储所述数据ＲＡＭ中所存储的所述多个数据的存储器地址和数据；未完成ＲＡＭ，其能够为转发到下一级存储器子系统的所有未完成的请求保存信息；在所述请求已被完成之后清除与所服务的请求相关联的信息；确定随后的请求是否与提供给已经处于到所述下一级存储器子系统的未完成状态的一个或多个请求的地址相匹配；将由所述下一级存储器子系统服务的所完成的请求匹配到至少一个请求者，其中所述请求者在原始请求处于到所述下一级存储器子系统的未完成状态时发出请求；以及存储每个请...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：T皮亚扎，M德怀尔，S程，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]