一种基于自整流忆阻器的存算一体阵列及其设计方法技术

本发明专利技术涉及神经网络硬件实现技术领域，具体公开一种自整流忆阻器的存算一体阵列及其设计方法。包括字线、位线和自整流忆阻器，字线和位线相互垂直，自整流忆阻器位于字线和位线的交叉处，自整流忆阻器的正端与字线相连，负端与位线相连，存算一体阵列采用二值计算模式，使用非0即1的数据与权重进行运算；相邻行或者相邻列的自整流忆阻器组成一个权重位，若为一比特权重，则计算单元包括一个权重位，若为n比特权重，则计算单元包括n个权重位；使用忆阻器的阻态来表示0或1，每一位权重由两个忆阻器的状态同时表示，同一权重位的两个自整流忆阻器阻态相反。本发明专利技术能消除自整流忆阻器在进行模拟计算时存在的非线性阻值读出带来的计算误差。

【技术实现步骤摘要】

本专利技术涉及神经网络硬件实现，具体是一种基于自整流忆阻器的存算一体阵列及其设计方法。

技术介绍

1、近年来，随着人工智能（ai）在边缘端（如智能手机、自动驾驶、工业物联网）的大量应用，传统计算架构的“存储墙”问题成为制约能效与实时性的核心瓶颈。在冯·诺依曼架构中，计算单元与存储单元的物理分离导致数据搬运能耗占系统总功耗的60%-80%，严重限制了计算能力与资源消耗的优化。存算一体（computing-in-memory, cim）技术通过将计算逻辑直接嵌入非易失性存储器阵列，利用存储器单元的物理特性原位完成计算，从根本上消除了数据搬运开销，被视为突破“存储墙”的革命性路径。其中，非易失性存储器件包括闪存（flash）、阻变随机存储器（resistive random access memory，rram）、铁电存储器（ferroelectric random access memory，fram）等等，rram因功耗低、开关速度快、易于大规模集成以及与cmos工艺兼容等优点，被视为存算一体技术最佳的实施方案之一。rram也可被称为忆阻器（memristo本文档来自技高网...

【技术保护点】

1.一种基于自整流忆阻器的存算一体阵列，其特征在于：包括M行字线、N列位线和M*N个自整流忆阻器，M、N均为正整数，字线和位线相互垂直，自整流忆阻器位于字线和位线的交叉处，自整流忆阻器的正端与字线相连，负端与位线相连，输入从字线施加到自整流忆阻器的正端上并与自整流忆阻器存储的权重进行计算，在位线上读出本列自整流忆阻器计算后的累加结果；

2.根据权利要求1所述的基于自整流忆阻器的存算一体阵列，其特征在于：使用忆阻器的高阻态表示0，低阻态表示1。

3.根据权利要求2所述的基于自整流忆阻器的存算一体阵列，其特征在于：奇数行忆阻器为权重位的高位，偶数行忆阻器为权重位的低位...

【技术特征摘要】

1.一种基于自整流忆阻器的存算一体阵列，其特征在于：包括m行字线、n列位线和m*n个自整流忆阻器，m、n均为正整数，字线和位线相互垂直，自整流忆阻器位于字线和位线的交叉处，自整流忆阻器的正端与字线相连，负端与位线相连，输入从字线施加到自整流忆阻器的正端上并与自整流忆阻器存储的权重进行计算，在位线上读出本列自整流忆阻器计算后的累加结果；

2.根据权利要求1所述的基于自整流忆阻器的存算一体阵列，其特征在于：使用忆阻器的高阻态表示0，低阻态表示1。

3.根据权利要求2所述的基于自整流忆阻器的存算一体阵列，其特征在于：奇数行忆阻器为权重位的高位，偶数行忆阻器为权重位的低位，权重位为01时表示0，权重位10时表示1。

4.根据权利要求3所述的基于自整流忆阻器的存算一体阵列，其特征在于：权重更新时，同一权重位的两个自整流忆阻器同时更新为相反的阻态。

5.根据权利要求1所述的基于自整流忆阻器...

【专利技术属性】
技术研发人员：武继璇，玄海强，吴迪，桑鹏鹏，詹学鹏，陈杰智，
申请(专利权)人：山东大学，
类型：发明
国别省市：