用于高速输入输出的装置以及方法制造方法及图纸

本申请涉及数据处理技术领域并提供一种用于高速输入输出的装置以及方法。装置包括跨时钟域发送传输逻辑，用于根据写时钟信号来周期性地接收单拍N比特的N拍的输入数据，并且，根据N比特的写使能控制信号中的各个比特位的取值，分别地按位写入输入数据到跨时钟域发送传输逻辑，以及，根据读使能控制信号来读取作为输出数据；跨时钟域发送控制逻辑，用于写入写使能控制信号到跨时钟域发送控制逻辑，并且，根据读时钟信号来读取作为门控信号，以及，根据门控信号来对读时钟信号进行门控得到读使能控制信号，读写时钟信号的频率比是N。如此，避免了读写指针的跨时钟域之间的交互，降低了逻辑深度和芯片复杂度，有助于提升速率和降低功耗。

【技术实现步骤摘要】

本申请涉及数据处理，尤其涉及一种用于高速输入输出的装置以及方法。

技术介绍

1、在高性能存储器应用中，例如双倍数据率同步动态随机存取存储器（double datarate synchronous dynamic random access memory，ddr sram）的第四代技术规范和第五代技术规范，也即ddr4和ddr5的相关技术规范，对于存储器的物理层（physical layer，phy）的设计，提出了要将多种信号在保证信号质量的前提下从物理层传输到动态随机存取存储器（dynamic random access memory，dram）中，并且这些信号可能具有极高的频率，还需要考虑到跨时钟域传输的挑战，以及需要考虑到电路板上不同走线之间的延时差异。例如，根据ddr5的技术规范，当数据（data strobe，dq）信号的传输速率是6400比特每秒（bitsper second，bps）时，命令地址（command/address，ca）信号的传输速率可以高达3200兆比特每秒（mega bits per second，mbps），这意味着ca信号本文档来自技高网...

【技术保护点】

1.一种用于高速输入输出的装置，其特征在于，所述装置包括：

2.根据权利要求1所述的装置，其特征在于，所述输入数据包括待传输的并口数据和待传输的并口使能，所述输出数据包括与所述待传输的并口数据对应的串口发送数据和与所述待传输的并口使能对应的串口发送使能。

3.根据权利要求1所述的装置，其特征在于，所述读使能控制信号与所述写使能控制信号一起用于建立所述跨时钟域发送传输逻辑的读写流水线控制。

4.根据权利要求1所述的装置，其特征在于，所述跨时钟域发送控制逻辑用于实现从所述写时钟域到所述读时钟域的控制信号转换以便实现周期级的时序控制。p>

5.根据权...

【技术特征摘要】

1.一种用于高速输入输出的装置，其特征在于，所述装置包括：

2.根据权利要求1所述的装置，其特征在于，所述输入数据包括待传输的并口数据和待传输的并口使能，所述输出数据包括与所述待传输的并口数据对应的串口发送数据和与所述待传输的并口使能对应的串口发送使能。

3.根据权利要求1所述的装置，其特征在于，所述读使能控制信号与所述写使能控制信号一起用于建立所述跨时钟域发送传输逻辑的读写流水线控制。

4.根据权利要求1所述的装置，其特征在于，所述跨时钟域发送控制逻辑用于实现从所述写时钟域到所述读时钟域的控制信号转换以便实现周期级的时序控制。

5.根据权利要求1所述的装置，其特征在于，所述跨时钟域发送传输逻辑，用于根据n比特的所述写使能控制信号中的各个比特位的取值，分别地按位写入所述n拍的输入数据到所述跨时钟域发送传输逻辑中的所述第一先进先出存储器，包括：

6.根据权利要求1所述的装置，其特征在于，所述跨时钟域发送传输逻辑，用于根据n比特的所述写使能控制信号中的各个比特位的取值，分别地按位写入所述n拍的输入数据到所述跨时钟域发送传输逻辑中的所述第一先进先出存储器，包括：

7.根据权利要求1所述的装置，其特征在于，所述跨时钟域发送控制逻辑还包括门控模块，所述门控模块用于根据所述门控信号来对所述读时钟信号进行门控得到所述读使能控制信号。

8.根据权利要求1所述的装置，其特征在于，所述装置还包括数字延时链，所述数字延时链用于根据延时控制信号来调整所述读使能控制信号被所述跨时钟域发送传输逻辑接收的延时，以便调整所述跨时钟域发送传输逻辑所提供的所述输出数据的延时。

9.根据权利要求8所述的装置，其特征在于，所述延时控制...

【专利技术属性】
技术研发人员：王伟杰，
申请(专利权)人：芯耀辉科技股份有限公司，
类型：发明
国别省市：