一种应用于逐次逼近型模数转换器的时钟产生电路制造技术

本发明专利技术公开了一种应用于逐次逼近型模数转换器的时钟产生电路，属于模数转换器的时钟产生电路设计技术领域，其中，时钟产生模块输入信号CLK_IN的高电平，让PMOS管M3对电容阵列充电，使得Vint信号逐步上升，经过MOS管M4‑M10将Vint信号与VCM做比较，获得初步接近目标值占空比的时钟。本发明专利技术，通过模拟积分器的方法获得初步精度的占空比时钟，并通过自适应的调整逻辑对占空比细调；能够让SAR ADC的采样时间在PVT下保持稳定的占空比，且对于时钟下降沿的仅引入极小的时钟抖动，同时能够确保高速SAR ADC的采样性能。

【技术实现步骤摘要】

本专利技术属于模数转换器的时钟产生电路设计，具体涉及一种应用于逐次逼近型模数转换器的时钟产生电路。

技术介绍

1、逐次逼近型模数转换器（successive approximation register analog-to-digital converter, sar adc）因其低功耗、小尺寸的特性，在现代集成电路设计中得到广泛应用。随着半导体工艺节点的持续演进，sar adc的采样速率亦得以显著提升。其中，采用异步时序控制的sar adc（异步sar adc）通过消除对外部高频时钟的依赖，避免了高频时钟分布带来的设计复杂度和功耗问题，从而在高速应用场景中展现出性能优势。然而，在高速工作模式下，sar adc的转换时间显著增加，常常超过系统时钟周期的一半。在此情况下，若采用占空比为50%的采样时钟（即采样窗口为半个时钟周期），则实际可用的转换时间将不足以完成完整的模数转换过程，导致转换精度下降、误码率上升等性能劣化问题。

2、为获得更窄的采样窗口（即更小占空比的采样时钟）以延长转换时间，现有技术中存在一种利用高频的倍频时钟方案。该方案虽能有效本文档来自技高网...

【技术保护点】

1.一种应用于逐次逼近型模数转换器的时钟产生电路，其特征在于，该时钟产生电路由时钟产生模块和时钟占空比调整逻辑电路两部分组成；

2.根据权利要求1所述的应用于逐次逼近型模数转换器的时钟产生电路，其特征在于，所述时钟产生模块的输入信号CLK_IN，经过反相器I0得到信号CKIN_B，CKIN_B连接到NMOS管M1以及PMOS管M2的栅极上，NMOS管M1的源极连接到地GND上；NMOS管M1以及PMOS管M2的漏极连接在一起，同时连接到线Vint上；PMOS管M2的源极连接到尾电流器件PMOS管M3的漏极上；尾电流器件PMOS管M3的源极连接到电源VDD上，栅极连接到偏置电压...

【技术特征摘要】

1.一种应用于逐次逼近型模数转换器的时钟产生电路，其特征在于，该时钟产生电路由时钟产生模块和时钟占空比调整逻辑电路两部分组成；

2.根据权利要求1所述的应用于逐次逼近型模数转换器的时钟产生电路，其特征在于，所述时钟产生模块的输入信号clk_in，经过反相器i0得到信号ckin_b，ckin_b连接到nmos管m1以及pmos管m2的栅极上，nmos管m1的源极连接到地gnd上；nmos管m1以及pmos管m2的漏极连接在一起，同时连接到线vint上；pmos管m2的源极连接到尾电流器件pmos管m3的漏极上；尾电流器件pmos管m3的源极连接到电源vdd上，栅极连接到偏置电压vbp上；n-bit的电容阵列的电容顶板连接到vint线上，每个电容的底板各自连接一个开关，开关的另外一侧连接到地gnd上，开关的控制信号为n-bit开关电容阵列的控制信号cap_ctl<n:1>；nmos管m5以及m6是一对差分输入对，nmos管m5的栅端连接到vint线上，nmos管m6的栅端连接到共模电压vcm上；nmos管m5以及m6的源端连接在一起，并连接到尾电流源nmos管m4的漏端；尾电流源nmos管m4的源端连接到地gnd上，栅端连接到偏置电压ib上；pmos管m7、m8的漏端分别连接到nmos管m5、m6的漏端上，且pmos管m7和m8的栅端连接在一起，并连接到pmos管m8的漏端上；pmos管m7的漏端还连接到nmos管m9以及pmos管m10的栅端上；nmos管m9以及pmos管m10的漏端连接在一起，同时并连到与门i1的其中一个输入端上；nmos管m9以及pmos管m10的源端分别连接到地gnd以及电源vdd上；信号ckin_b经过反相器i2之后连接到与门i1的另外一个输入端上；与门i1的输出时钟为clko。

3.根据权利要求2所述的应用于逐次逼近型模数转换器的时钟产生电路，其特征在于，所述时钟占空比调整逻辑电路中，反相器i2输出连接到延时模块i5输入到与门i6的其中一个输入端，同时反相器i2的输出连接到与门i6的另外一个输入端，与门i6的输出连接cksw信号线，经过反相器i7连接到ckswb信号线；反相器i2的输出还连接到反相器i3的输入端，反相器i3的输出连接到clko1信号线，经过i4反相器之后连接到cko1b信号线；nmos管m17,m16以及m11的栅端连接到输入电流源ib上，其中nmos管m17的漏端同样连接到ib上，nmos管m17、m16和 m11的源端连接到地上；nmos管m16的漏端连接到偏置电压vbp上，偏置电压vbp连接pmos管m15的漏端以及源端上；pmos管m14的栅端连接到vbp上，源端连接到电源vdd，漏电连接到pmos管m13的源端；pmos管m13的源端连接到clko1信号线上，漏端连接到nmos管m12的漏端，并连接到vcp信号线上；nmos管m12的栅端连接到clko信号线上，源端连接到m11的漏端；比较器icmp的正、负差分输入信号分别连接到vcp、vcn信号线上，比较器icmp的输出连接到信号线dp上；电容cl1以及电容cl2分别连接到vcp、vcn信号线上，其中cl1, cl2的电容值相同；开关s2...

【专利技术属性】
技术研发人员：林志伦，段江昆，郭依静，
申请(专利权)人：合肥灿芯科技有限公司，
类型：发明
国别省市：