一种基于图神经网络的动态时序快速分析方法技术

一种基于图神经网络的动态时序快速分析方法，包括对目标电路的拓扑结构和工作负载特性进行建模；构建基于GAE的预训练图表示学习模型，以无监督方式捕捉电路静态拓扑信息，以监督方式学习动态输入状态及引脚翻转信息；利用训练好的GNN提取电路结构特征，结合动态工作负载信息，对输入节点状态进行表示学习，生成统一的电路嵌入向量；构建基于GAT的动态时序预测模型，结合预训练的图嵌入信息，通过回归学习预测不同负载下的动态信号到达时间；S5：在测试数据集上验证训练好的模型，利用优化后的模型框架进行动态时序预测，相较于传统方法提高预测精度，并实现计算加速。本发明专利技术适用于芯片设计和优化领域，可用于先进制程的动态时序分析。

【技术实现步骤摘要】

【】本专利技术涉及集成电路设计与优化领域，特别是电子设计自动化(eda)中的时序分析技术，具体而言，涉及一种基于图神经网络(graph neural network,gnn)的动态时序分析方法。该方法适用于人工智能(ai)加速器、高性能计算(hpc)芯片以及其他计算密集型电路，能够有效预测电路在不同工作负载下的动态信号到达时间，提高时序分析的精度并优化计算效率。

技术介绍

0、
技术介绍

1、在芯片设计与优化过程中，时序分析(timing analysis)是确保芯片正确运行的关键步骤。当前，主流的时序分析方法主要包括静态时序分析(static timing analysis,sta)和动态时序分析(dynamic timing analysis,dta)。

2、静态时序分析(sta)是一种广泛采用的分析方法，通过评估最坏情况的信号传播延迟来计算芯片的工作频率。然而，sta存在以下主要问题：过度保守估计，sta基于最坏情况假设(worst-case assumption)，导致芯片的频率设置较低，影响整体性能；未考虑工作负载影响，本文档来自技高网...

【技术保护点】

1.一种基于图神经网络的动态时序分析方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的方法，其特征在于，所述电路图数据结构的节点类型包括：输入输出引脚(I/O Pins)，用于表示电路输入和输出信号；标准单元逻辑门，通过多比特编码方式表示不同类型的逻辑单元；信号翻转状态，用于指示特定时间步长下信号状态的变化。

3.根据权利要求2所述的方法，其特征在于，所述电路连接关系，用于定义电路拓扑结构；时序弧信息，包括最小上升延迟、最大上升延迟、最小下降延迟和最大下降延迟；信号传播方向，用于表示信号沿着时序弧传播的方向。

4.根据权利要求1所述的方法，其特...

【技术特征摘要】

1.一种基于图神经网络的动态时序分析方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的方法，其特征在于，所述电路图数据结构的节点类型包括：输入输出引脚(i/o pins)，用于表示电路输入和输出信号；标准单元逻辑门，通过多比特编码方式表示不同类型的逻辑单元；信号翻转状态，用于指示特定时间步长下信号状态的变化。

3.根据权利要求2所述的方法，其特征在于，所述电路连接关系，用于定义电路拓扑结构；时序弧信息，包括最小上升延迟、最大上升延迟、最小下降延迟和最大下降延迟；信号传播方向，用于表示信号沿着时序弧传播的方向。

4.根据权利要求1所述的方法，其特征在于所述的预训练图表示学习模型包括：拓扑重构任务，基于图自动编码器(gae)重构电路拓扑结构；...

【专利技术属性】
技术研发人员：樊光熙，马天亮，邵雷来，孙旭光，王珣，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：