【技术实现步骤摘要】
本专利技术涉及嵌入式计算机领域，具体的说是嵌入式计算机的一种多核dsp+fpga硬件平台的最小系统电路。
技术介绍
1、多处理器系统目前是嵌入式计算机的主流技术，基于“dsp+fpga”的协同处理架构依靠其卓越的计算性能和资源扩展能力，成为了标准硬件平台的优先选择。dsp+fpga硬件平台最小系统核心是：(1)高性能dsp和fpga；（2）电源电路；（3）时钟电路；（4）dsp与fpga间通信电路。
2、cn102567280b公开了一种基于dsp和fpga的计算机硬件平台设计方法，其电源电路仅采用tps70445单电源芯片，功率不高，且不满足多电源轨上电顺序要求。《基于国产多核dsp+fpga架构弹载计算机硬件平台设计》“景德胜等，航空计算技术，2021年11月”公开了部分dsp+fpga双核处理器的周边电路设计方法，但其时钟电路设计采用了多片晶振+时钟驱动器的方法，并且需要fpga参与转换时钟接口电压。目前的电路设计中，电源电路不满足高功率和多电源轨上电顺序要求，而且时钟电路组成复杂，同步性差，影响多核dsp+fpga硬
【技术保护点】
1.一种多核DSP+FPGA硬件平台的最小系统电路，包括用于供电的电源电路、用于FPGA复位的复位电路、用于提供时钟信号的时钟电路以及用于DSP与FPGA间通信的通信电路，其特征在于：所述的电源电路包括多个DC/DC模块和LDO模块，其中，采用一个双通道开关型DC/DC模块同时为DSP和FPGA的内核电源供电，采用两个四通道开关型DC/DC模块用于DSP和FPGA的IO电源和辅助电源供电，所述双通道开关型DC/DC模块中控制FPGA内核电源供电的使能输入引脚由时钟网络电源的上电完成标志引脚提供使能信号，双通道开关型DC/DC模块中控制DSP内核电源供电的使能输入引脚由...
【技术特征摘要】
1.一种多核dsp+fpga硬件平台的最小系统电路，包括用于供电的电源电路、用于fpga复位的复位电路、用于提供时钟信号的时钟电路以及用于dsp与fpga间通信的通信电路，其特征在于：所述的电源电路包括多个dc/dc模块和ldo模块，其中，采用一个双通道开关型dc/dc模块同时为dsp和fpga的内核电源供电，采用两个四通道开关型dc/dc模块用于dsp和fpga的io电源和辅助电源供电，所述双通道开关型dc/dc模块中控制fpga内核电源供电的使能输入引脚由时钟网络电源的上电完成标志引脚提供使能信号，双通道开关型dc/dc模块中控制dsp内核电源供电的使能输入引脚由其中一个四通道开关型dc/dc模块基于系统主电源完成dsp数字io电源上电后用其上电完成标志引脚提供使能信号；双通道开关型dc/dc模块与两个四通道开关型dc/dc模块连接，通过输入使能引脚与上电完成标志引脚的互连实现电源轨上电顺序控制；用于dsp及fpga的ddr供电ldo模块分别由两个四通道开关型dc/dc模块控制。
2.如权利要求1所述的一种多核dsp+fpga硬件平台的最小系统电路，其特征在于：所述的双通道开关型dc/dc模块采用sm4630芯片，其包括两个使能输入引脚和两个输出，分别用于dsp和fpga的内核电源供电；所述的四通道开关型dc/dc模块采用sm4644芯片，两个sm4644芯片分别用于fpga gtx收发器内部电源、fpga辅助电源、fpga gtx收发器终端模拟电源、fpga ddr io电源、dsp数字io电源、dsp ddr io电源、dsp serdes内核电源和其它电路3.3v电源供电。
3.如权利要求1所述的一种多核dsp+fpga硬件平台的最小系统电路，其特征在于：所述的ldo模块包括多个sm74401芯片，分别用于fpga gtx辅助模拟qpll电源、fpga io辅助电源及dsp serdes io电源的供电，还包括两个sm51200芯片，分别用于dsp和fpga的ddr电源及外接ddr芯片电源供电。
4.如权利要求2所述的一种多核dsp+fpga硬件平台的最小系统电路，其特征在于：fpga各电源轨上电顺序为：主电源使能时钟网络电源上电，其上电完成标志输入双通道开关型dc/dc模块使能fpga内核电源上电，其上电完成标志输入四通道开关型dc/dc模块使能fpga gtx收发器内部电源和fpga辅助电源上电，完成后的两个上电完成标志分别使能fpgagtx收发器终端模拟电源和fpga ddr io电源上电，fpga gtx收发器终端模拟电源上电完成后输出fpga第一完成标志，fpga ddr io电源上电完成后的上电完成标志使能其它电路3.3...
【专利技术属性】
技术研发人员：田野，张红军，刘建民，王路，程东亮，魏少克，
申请(专利权)人：凯迈洛阳测控有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。