宽速率适应范围的串行收发器重复扩展编码系统技术方案

本发明专利技术公开了一种宽速率适应范围的串行收发器重复扩展编码系统，包含：发送变速器模块，转换上层数据的发送位宽和底层发送重复扩展编码器模块的输入位宽；发送重复扩展编码器模块，对接收自发送变速器模块的数据进行重复扩展编码，生成输入高速串行收发器的低速率数据信号；接收重复扩展解码器模块，从高速串行收发器输出的低速率数据信号中提取原信号；接收变速器模块，用于转换底层接收重复扩展解码器模块输出位宽和上层数据接收位宽。本发明专利技术的宽速率适应范围的串行收发器重复扩展编码系统，发送端对上层用户发送数据进行重复扩展编码，在接收端对接收数据进行重复扩展解码，实现了高速串行收发器配置线速率正整数分之一的线速率。

【技术实现步骤摘要】

本专利技术属于高速串行收发器，具体涉及一种宽速率适应范围的串行收发器重复扩展编码系统。

技术介绍

1、高速串行收发器（serdes，serializer/deserializer）是一种用于高速、低延迟数据传输的关键组件，广泛应用于通信、数据中心、存储设备等领域。高速串行收发器发送端通过串行化（serializer）过程将输入的多个并行数据线合并成逐比特的串行信号，以便在较长距离上高速传输，接收端则通过反串行化（deserializer）将数据恢复为原始的并行形式输出，由此显著减少了传输线路数量，从而减少了系统复杂度和功耗。

2、随着通信技术的不断发展，高速串行收发器的传输速率也不断提高，能够支持从几gbps到数百gbps的高速数据流以满足现代数据传输需求。fpga往往采用通用高速串行收发器以提供较大的线速率支持范围，以赛灵思公司的产品为例，其高端的fpga芯片，如versal系列，已经能提供线速率在9.5gb/s到112gb/s的gtm收发器。然而，出于降低设计复杂度、控制成本和功耗、产品市场定位等考虑，fpga采用的高端通用高速串行收发器往本文档来自技高网...

【技术保护点】

1.一种宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，包括：发送变速器模块、发送重复扩展编码器模块、接收重复扩展解码器模块和接收变速器模块；

2.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

3.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

4.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

5.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

6.根据权利要求5所述的宽速率适应范围的串行收发器重复...

【技术特征摘要】

1.一种宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，包括：发送变速器模块、发送重复扩展编码器模块、接收重复扩展解码器模块和接收变速器模块；

2.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

3.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

4.根据权利要求1所述的宽速率适应范围的串行收发器重复扩展编码系统，其特征在于，

5.根据权利要求1所述的宽速率适应范围的串行收发器重复...

【专利技术属性】
技术研发人员：邢钱舰，苗萧梦，余锋，
申请(专利权)人：浙江大学，
类型：发明
国别省市：