【技术实现步骤摘要】
本专利技术涉及sat问题求解，尤其涉及一种基于双路径宏阵列的完备性硬件k-sat求解器。
技术介绍
1、布尔可满足性问题（k-sat，k≥3）是计算机科学中最具代表性的np（non-deterministic polynomially，非确定性多项式）完全问题之一，其核心任务是判断是否存在一组布尔变量的真值赋值，使得以合取范式（conjunctive normal form，cnf）表示的所有子句均被满足。
2、然而，目前现有的专用集成电路（application-specific integrated circuit，asic）k-sat硬件求解器为非完备性求解器，仅能处理可满足（sat）情况，无法证明不可满足（unsat）情况的存在。这一局限性在实际应用中显著降低了asic求解器的适用性，因为现实场景中的k-sat问题通常需要验证布尔公式f(x)是否有解。
3、因此，如何实现子句与变量之间的双向推导，从而为复杂k-sat问题的完整性分析提供高性能、低能耗的硬件解决方案是目前亟待解决的问题。
【技术保护点】
1.一种基于双路径宏阵列的完备性硬件K-SAT求解器，其特征在于，所述宏阵列包括用于对输入的布尔公式进行求解的M×N个处理单元，所述布尔公式至多包括M个子句，每个子句至多包含N个变量；第i行的处理单元对应所述布尔公式的第i个子句，第i行第j列的处理单元用于存储第i个子句中的第j个变量，所述处理单元包括：
2.根据权利要求1所述的完备性硬件K-SAT求解器，其特征在于，所述SRAM单元包括第一SRAM和第二SRAM，所述变量在子句中的出现形式包括正文字和负文字；
3.根据权利要求1所述的完备性硬件K-SAT求解器，其特征在于，所述前向存内计算单元...
【技术特征摘要】
1.一种基于双路径宏阵列的完备性硬件k-sat求解器，其特征在于，所述宏阵列包括用于对输入的布尔公式进行求解的m×n个处理单元，所述布尔公式至多包括m个子句，每个子句至多包含n个变量；第i行的处理单元对应所述布尔公式的第i个子句，第i行第j列的处理单元用于存储第i个子句中的第j个变量，所述处理单元包括：
2.根据权利要求1所述的完备性硬件k-sat求解器，其特征在于，所述sram单元包括第一sram和第二sram，所述变量在子句中的出现形式包括正文字和负文字；
3.根据权利要求1所述的完备性硬件k-sat求解器，其特征在于，所述前向存内计算单元包括布尔可满足性问题sat计算单元、未赋值文字检测器和位置编码计数器；
4.根据权利要求3所述的完备性硬件k-sat求解器，其特征在于，所述sat计算单元，具体用于：
5.根据...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。