半导体器件及其形成方法技术

晶体管包括多个堆叠沟道。堆叠沟道最初根据位于堆叠沟道之上的硬掩模结构来图案化。然后经由第一外延生长工艺形成源极/漏极区域，从而使得堆叠沟道在源极/漏极区域之间在第一横向方向上延伸。然后实施第二外延生长工艺，以通过在沟道的侧表面上形成外延半导体层来增加沟道的有效宽度。在形成外延半导体层之后，沟道在横向于第一横向方向的第二横向方向上的宽度大于硬掩模结构的宽度。本申请的实施例还涉及半导体器件及其形成方法。

【技术实现步骤摘要】

本申请的实施例涉及半导体器件及其形成方法。

技术介绍

1、半导体集成电路工业经历了指数级增长。集成电路材料和设计中的技术进步已经产生了多代集成电路，其中每一代都具有比上一代更小且更复杂的电路。在集成电路发展的过程中，功能密度(即，每芯片区的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这样的缩小也增加了处理和制造集成电路的复杂性。

技术实现思路

1、本申请的一些实施例提供了一种半导体器件，包括：晶体管，包括：第一源极/漏极区域；第二源极/漏极区域；多个堆叠沟道，每个在所述第一源极/漏极区域和所述第二源极/漏极区域之间在第一横向方向上延伸，并且在第二横向方向上具有第一宽度；以及硬掩模结构，直接位于所述堆叠沟道之上，并且在所述第二方向上具有小于所述第一宽度的第二宽度。

2、本申请的另一些实施例提供了一种半导体器件，包括：晶体管，包括：第一源极/漏极区域；第二源极/漏极区域；以及多个堆叠沟道，每个在所本文档来自技高网...

【技术保护点】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述硬掩模结构和所述沟道每个在所述第一方向上具有相同的长度。

3.根据权利要求1所述的半导体器件，其中，所述晶体管包括包裹所述沟道和所述硬掩模结构的每个的栅电极。

4.根据权利要求1所述的半导体器件，其中，每个沟道包括在所述第二方向上在所述硬掩模结构外部横向延伸的相应外延半导体层。

5.根据权利要求4所述的半导体器件，其中，所述外延半导体层是与所述第一源极/漏极区域不同的材料。

6.根据权利要求4的半导体器件，其中，所述外延半导体层是固有半导体材料。

<...

【技术特征摘要】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述硬掩模结构和所述沟道每个在所述第一方向上具有相同的长度。

3.根据权利要求1所述的半导体器件，其中，所述晶体管包括包裹所述沟道和所述硬掩模结构的每个的栅电极。

4.根据权利要求1所述的半导体器件，其中，每个沟道包括在所述第二方向上在所述硬掩模结构外部横向延伸的相应外延半导体层。

5.根据权利要求...

【专利技术属性】
技术研发人员：陈冠霖，江国诚，朱熙甯，郑嵘健，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：