多层压敏电阻制造技术

本公开的目的是提供一种多层压敏电阻，即使当该多层压敏电阻同时接收多个浪涌时，其浪涌电阻的降低也会被抑制。多层压敏电阻包括：烧结体，包括在堆叠方向上堆叠的多个层；第一内部电极，设置在烧结体的第一设置表面上；第二内部电极，设置在烧结体中与第一设置表面不同的设置表面上，第二内部电极在堆叠方向上与第一内部电极的至少一部分重叠；以及第三内部电极，设置在烧结体中与第一设置表面不同的设置表面上，第三内部电极在堆叠方向上与第一内部电极的至少一部分重叠。第一内部电极在堆叠方向上的长度大于第二内部电极和第三内部电极中的每一个在堆叠方向上的长度。

【技术实现步骤摘要】

本公开涉及多层压敏电阻，具体涉及一种包括三个或更多内部电极的多层压敏电阻。

技术介绍

1、多层压敏电阻已被用于例如保护各种电子设备和电子装置免受如由雷电浪涌或静电产生的异常电压的影响，并防止各种电子设备和电子器件因电路中产生的噪声而发生故障。

2、已经提出了具有二合一结构的多层压敏电阻，即，包括在一个多层压敏电阻中形成的两个压敏电阻元件。jp h07-235406 a公开了一种芯片电容式压敏电阻，其作为具有二合一结构的多层压敏电阻包括：包含电压非线性电阻陶瓷材料的片状基体；以及基体夹在其间的多对内部电极，其中，多对内部电极的每一对中所包括的至少一个内部电极不与多对内部电极的另一对中所包括的内部电极电接触。

3、在如jp h07-235406 a中所描述的具有常规二合一结构的多层压敏电阻中，两个压敏电阻元件同时接收浪涌会导致流过内部电极的电流密度增加，从而导致内部电极烧坏或压敏电阻元件因局部发热而劣化，这会导致浪涌电阻的下降。

技术实现思路

1、技术问题

2、本公开的目的是提本文档来自技高网...

【技术保护点】

1.一种多层压敏电阻，包括：

2.根据权利要求1所述的多层压敏电阻，其中

3.根据权利要求2所述的多层压敏电阻，其中

4.根据权利要求1至权利要求3中任一项所述的多层压敏电阻，其中

5.根据权利要求1至权利要求3中任一项所述的多层压敏电阻，其中

6.根据权利要求1至权利要求3中任一项所述的多层压敏电阻，其中

7.根据权利要求1至权利要求3中任一项所述的多层压敏电阻，包括从由以下项组成的组中选择的至少一项：

【技术特征摘要】

1.一种多层压敏电阻，包括：

2.根据权利要求1所述的多层压敏电阻，其中

3.根据权利要求2所述的多层压敏电阻，其中

4.根据权利要求1至权利要求3中任一项所述的多层压敏电阻，其中

5.根据权...

【专利技术属性】
技术研发人员：秋山优斗，渡边沙也佳，高桥大树，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：