【技术实现步骤摘要】
本公开涉及阈值检测器电路、mos晶体管老化对那些阈值检测器电路的影响以及用于防止阈值电路受到mos晶体管老化的影响的技术的领域。
技术介绍
1、金属氧化物半导体场效应晶体管(mos晶体管)是集成电路(ic)的常见组成部分，因此被广泛使用。虽然mos晶体管因其多功能性和实用性而得到广泛使用，但它也不是没有问题，诸如老化的问题。老化是指mos晶体管的电气性质随着时间的推移逐渐降级，导致性能损失，并可能导致由mos晶体管形成的电路无法按预期运行。
2、mos晶体管的老化主要由四种机制造成，即，热载流子注入(hci)、负偏置温度不稳定性(nbti)、正偏置温度不稳定性(pbti)和时间相关的电介质击穿(tddb)。
3、当由于高电场而在晶体管的沟道中生成高能量电荷载流子(电子或空穴)时，发生hci。这些载流子可以克服能量势垒并变得注入到栅极氧化物中，从而使得形成界面陷阱和氧化物电荷俘获。hci在其中电场更显著的短沟道晶体管中并且当栅极电压(vg)接近漏极电压的一半(vd/2)时尤其成问题。hci导致的影响包括阈值电压移位、跨导降低和泄漏电流增加。
4、nbti是一种主要影响p沟道mos晶体管的降级机制。当晶体管受到负栅极-源极电压(vgs)和提高的温度时，发生这种情况。在这些状况下，氢从二氧化硅(sio2)层中释放出来，形成界面陷阱和氧化物电荷俘获。nbti的影响包括阈值电压移位(例如，阈值电压增加、导致漏极电流减小)、跨导降低和泄漏电流增加(与hci类似)。
5、pbti是一种影响n沟道
6、tddb是指由于高电场和增加的温度的存在而引起的mos晶体管中栅极氧化物逐渐降级。随着时间的推移，栅极氧化物可能变弱，从而导致导通路径的形成并最终导致电介质击穿。tddb的影响包括栅极泄漏电流增加、阈值电压移位和跨导降低。
7、eeprom(电可擦除可编程只读存储器)装置特别容易受到mos晶体管老化的负面影响。这些存储器装置通常被指定为在宽电源(vdd)范围内操作，通常在1.6v与5.5v之间。在这个范围的上限(5.5v)，mos晶体管可能经历加速的老化，而在这个范围的下限(1.6v)，可能发生漏极电流水平的更高漂移。这些老化效应可能导致芯片漂移，并且在最坏的情况下，导致eeprom装置无法正常工作。
8、在老化机制当中，nbti被识别为eeprom装置最受关注的问题，尤其是对于p沟道mos晶体管。例如，在-6v的栅极-源极电压(vgs)下操作1000小时之后，p沟道mos晶体管的阈值电压(vt)可以从-0.8v增加到-1.0v，这显著影响eeprom存储器的性能和可靠性。
9、定时器电路也很容易受到mos晶体管老化的负面影响。此类定时器电路一般基于电容器的充电时间。电容器以一定的速率被充电，并且充电结束的检测确定所经过的时间。但是，老化可能影响充电结束的检测的阈值，这可能导致定时器操作不准确。
10、现在参考图1，示出了用于检测定时器电路中电容器充电的结束的现有技术检测器10。到检测器10的输入in是跨电容器的电荷，并且一旦输入in越过检测器10的检测阈值，检测器的输出out就会被断言。定时器电路的“设定点”是电容器充电到的预定电压阈值，在该设定点处检测器10旨在断言其输出，指示充电过程的结束，电容器从其初始电压充电到设定点所花费的时间确定了定时器电路旨在测量的时间间隔。
11、在检测器10中的一个或多个mos晶体管发生有害老化之前，检测器10按预期工作并且在设定点附近切换(即，其激活阈值接近设定点)，这意味着它准确地检测定时器电路中的电容器何时达到预定电压阈值。这可以在示出检测器10在mos晶体管老化之前的操作的图2a-图2b中观察到，可以看出检测器激活阈值接近或基本上处于设定点处。但是，在检测器10中的一个或多个mos晶体管这样老化之后，检测器10现在可能在设定点以下切换。这可以在示出检测器10在mos晶体管老化之后的操作的图3a-图3b中观察到，其中可以看出检测器激活阈值远在设定点以下。结果，输出out在输入in(跨电容器的电压)达到设定点之前被断言，这意味着被测量的时间间隔现在比预期的短。
12、减轻定时器电路中mos晶体管老化的负面影响的一种方法是将定时器电路的供电电压限制为老化影响被降低的值。这种限制可以帮助最小化用于给定时器中的电容器充电的(一个或多个)mos晶体管的老化。但是，如所述的，虽然较低的供电电压使得mos晶体管老化速度变慢，但这种老化的影响(一旦发生老化)在较低的供电电压下更为明显。
13、另一种方法是将定时器电路设计为将以恒定电流充电的电容器与稳定的充电结束电压检测机制配对，以帮助维持一致的定时器操作。但是，这有几个缺点，包括恒定电流充电和稳定电压检测系统汲取待机电流的事实，这可能影响装置的整体功率效率，并且实施起来可能复杂且占用面积。还有，这种方法不能保证实现真正老化稳定的电压检测。检测阈值中因老化而产生的波动仍可能发生，这潜在地影响定时器随时间的性能和可靠性。
14、在某些应用中，eeprom被用于存储要以特定间隔或在特定状况下被访问、修改或更新的数据。通过规定在发起下一个读、写或擦除操作之前已经过去适当的时间，可以利用定时器来控制这些过程。例如，定时器可以被用于控制eeprom写周期的定时，从而提供在尝试写操作之前经过所需的最小时间。
15、由于eeprom和定时器两者均容易受到mos晶体管老化的影响，因此这些组件的性能和可靠性可以是有联系的。因此，老化引起的mos晶体管降级不仅可能影响eeprom的直接操作，而且还可能影响负责控制其访问和修改的定时器的准确运行。
16、考虑到用于解决定时器电路中的mos晶体管老化的上述已知解决方案出于所述原因是不够的，需要以产生不受mos晶体管老化影响的定时器电路为目的的进一步开发。
技术实现思路
1、本文公开了一种电路，包括检测器电路，包括：第一检测器，被配置为接收输入信号并生成指示输入信号已达到第一激活阈值的第一检测器输出信号；以及第二检测器，被配置为接收输入信号，并且当由第一检测器输出信号启用时，生成指示输入信号已达到第二激活阈值的第二检测器输出信号。逻辑电路被配置为对第一和第二检测器输出信号执行逻辑运算，以生成指示输入信号已达到等于第二激活阈值的电压的输出。
2、由于第一检测器中至少一个mos晶体管的老化，第二激活阈值可以大于第一激活阈值。
3、等于第二激活阈值的电压可以是跨定时器的电容器的期望电压电平。
4、逻辑电路可以是与门，该与门被配置为对第一和第二检测器输出信号执行逻辑与运算以断本文档来自技高网...
【技术保护点】
1.一种电路，其特征在于，包括：
2.如权利要求1所述的电路，其特征在于，由于第一检测器中至少一个MOS晶体管的老化，第二激活阈值大于第一激活阈值。
3.如权利要求1所述的电路，其特征在于，等于第二激活阈值的电压是跨定时器的电容器的期望电压电平。
4.如权利要求1所述的电路，其特征在于，逻辑电路包括与门，该与门被配置为对第一检测器输出信号和第二检测器输出信号执行逻辑与运算以断言指示输入信号已达到等于第二激活阈值的电压的输出。
5.如权利要求1所述的电路，其特征在于，
6.如权利要求5所述的电路，其特征在于，
7.如权利要求6所述的电路，其特征在于，第一反相器将其输入端连接到第三抽头节点并将其输出端连接到第二p沟道晶体管的栅极。
8.如权利要求5所述的电路，其特征在于，逻辑电路包括：
9.如权利要求8所述的电路，其特征在于，逻辑电路还包括：
10.如权利要求1所述的电路，其特征在于，
11.如权利要求10所述的电路，其特征在于，
12.如权利要求10所
13.一种EEPROM，其特征在于，包括：
...【技术特征摘要】
1.一种电路，其特征在于，包括：
2.如权利要求1所述的电路，其特征在于，由于第一检测器中至少一个mos晶体管的老化，第二激活阈值大于第一激活阈值。
3.如权利要求1所述的电路，其特征在于，等于第二激活阈值的电压是跨定时器的电容器的期望电压电平。
4.如权利要求1所述的电路，其特征在于，逻辑电路包括与门，该与门被配置为对第一检测器输出信号和第二检测器输出信号执行逻辑与运算以断言指示输入信号已达到等于第二激活阈值的电压的输出。
5.如权利要求1所述的电路，其特征在于，
6.如权利要求5所述的电路，其特征在于，
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。