【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、本公开涉及基于垂直磁性隧道结(mtj)结构的磁随机存取存储器(mram)器件。某些mram器件可以被制造为包括mtj堆叠，该堆叠包括底部电极、mram堆叠和顶部电极。通常，mram器件可以用于各种应用中。一个示例应用是嵌入式存储(例如，eflash替代品)。另一示例是缓存(例如，嵌入式动态随机存取存储器(edram)或静态随机存取存储器(sram))。某些mtj结构包括基于co的合成反铁磁体(saf)、基于cofeb的参考层、基于mgo的隧道势垒、基于cofeb的自由层以及包含例如ta和/或ru的盖层。嵌入式mtj结构通常通过将毯覆式mtj堆叠减式图案化到两个金属层之间的柱中而形成。mtj结构可受益于归因于写入操作期间的焦耳加热的增加的结温度，其可减少写入电流而不影响保持。
技术实现思路
1、本公开的实施例涉及一种半导体器件。该半导体器件包括底部电极、在底部电极上的磁性隧道结(mtj)堆叠及在mtj堆叠上的顶部电极。底部电极和顶部电极中的至少一个电极包括掺杂的sigesn。
2、其他实施例涉及一种制造半导体器件的方法。该方法包括形成底部电极，在底部电极上形成磁性隧道结(mtj)堆叠，以及在mtj堆叠上形成顶部电极。所述底部电极和所述顶部电极中的至少一个包括掺杂的sigesn。
3、上述
技术实现思路
并非旨在描述本公开的每个所示实施例或每个实施方式。
【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，还包括在所述底部电极与所述MTJ堆叠之间的基座，其中，所述基座包括掺杂的SiGeSn。
3.根据权利要求2所述的半导体器件，其中所述基座比所述底部电极宽。
4.根据权利要求2所述的半导体器件，其中所述基座、所述底部电极及所述顶部电极都包括掺杂的SiGeSn。
5.根据权利要求1所述的半导体器件，其中所述掺杂的SiGeSn掺杂有硼。
6.根据权利要求1所述的半导体器件，还包括在所述底部电极下方的底部过孔导体层。
7.根据权利要求1所述的半导体器件，还包括在所述底部过孔导体层下方的金属蚀刻停止层。
8.根据权利要求7所述的半导体器件，其中所述金属蚀刻停止层包括Ru。
9.根据权利要求1所述的半导体器件，其中所述底部电极包括被连接到后段制程(BEOL)金属层的至少一个导电层。
10.根据权利要求1所述的半导体器件，还包括在所述MTJ堆叠周围被形成的介电质封装层。
11.一种形成半导体器件的方法，所述方法包
12.根据权利要求11所述的方法，还包括在所述底部电极与所述MTJ堆叠之间形成基座，其中所述基座包括掺杂的SiGeSn。
13.根据权利要求12所述的方法，其中所述基座比所述底部电极宽。
14.根据权利要求12所述的方法，其中所述基座、所述底部电极和所述顶部电极都包括掺杂的SiGeSn。
15.根据权利要求11所述的方法，其中所述掺杂的SiGeSn掺杂有硼。
16.根据权利要求11所述的方法，还包括在所述底部电极下方的底部过孔导体层。
17.根据权利要求11所述的方法，还包括：
18.根据权利要求11所述的方法，还包括：
19.根据权利要求11所述的方法，其中所述底部电极包括被连接到后段制程(BEOL)金属层的至少一个导电层。
20.根据权利要求11所述的方法，还包括形成在所述MTJ堆叠周围被形成的介电质封装层。
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，还包括在所述底部电极与所述mtj堆叠之间的基座，其中，所述基座包括掺杂的sigesn。
3.根据权利要求2所述的半导体器件，其中所述基座比所述底部电极宽。
4.根据权利要求2所述的半导体器件，其中所述基座、所述底部电极及所述顶部电极都包括掺杂的sigesn。
5.根据权利要求1所述的半导体器件，其中所述掺杂的sigesn掺杂有硼。
6.根据权利要求1所述的半导体器件，还包括在所述底部电极下方的底部过孔导体层。
7.根据权利要求1所述的半导体器件，还包括在所述底部过孔导体层下方的金属蚀刻停止层。
8.根据权利要求7所述的半导体器件，其中所述金属蚀刻停止层包括ru。
9.根据权利要求1所述的半导体器件，其中所述底部电极包括被连接到后段制程(beol)金属层的至少一个导电层。
10.根据权利要求1所述的半导体器件，还包括在所述mtj堆叠周围...
【专利技术属性】
技术研发人员：P·哈希米，A·雷兹尼塞克，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。