【技术实现步骤摘要】
本专利技术属于二维材料和电子信息器件领域，具体涉及一种基于电荷隧穿势垒和原子级锐利界面的超快、稳健多功能浮栅晶体管制备方法。
技术介绍
1、闪存由于其存储密度高、成本低等优点，近年来已成为存储技术的主流。但是，它仍然受到高工作电压、慢编程和耐用性差的限制。2d材料具有超薄物理结构，并可实现各种范德华(vdw)异质结构的设计和建造，因此有望不受短通道效应的影响，突破速度、工作电压和续航能力的瓶颈限制；因此，由2d材料制备得到的浮栅器件在存储
具有不可替代的作用。但现有浮栅器件很难在同一单元中实现正/负光电导(ppc/npc)行为；同时在可以实现光响应的浮栅器件中，存储特性受到损失，无法实现较大的存储窗口和开关比。
2、因此，一种具有超快响应、稳健、光电融合响应的多功能浮栅晶体管(fgfet)为本领域所需。
技术实现思路
1、基于以上分析，本专利技术提出了浮栅晶体管及其制备方法，通过电荷选择性隧穿势垒和原子级锐利界面的搭建，制备出一种浮栅晶体管，从衬底往上依次为mlg浮栅层、hbn隧穿层、以及pts2沟道。
2、进一步的，本申请还公开了上述浮栅晶体管的制备方法，包括：
3、机械剥离pts2、hbn和mlg；
4、在衬底上依次转移mlg、少层hbn、两层pts2，完成pts2/hbn/mlg异质结搭建。
5、进一步的，所述少层hbn为使hbn层厚度为4-6nm。
6、进一步的，还包括在搭建的异质结上蒸镀cr/a
7、进一步的，所述蒸镀电极具体为将异质结采用聚甲基丙烯酸甲酯旋涂，之后采用ebl曝光显影，最后采用热蒸镀工艺制备cr/au电极，并于丙酮中剥离得到。
8、进一步的，所述旋涂为：前10s旋转速度为500rpm，之后在10s-60s内转速为4000rpm。
9、以及，根据上述制备方法制备得到的浮栅晶体管。
10、本专利技术的有益效果在于：
11、(1)本专利技术的方法所构筑的fgfet具有超大开关比(108)，超大存储窗口，可以实现多比特存储。并在小扫描电压下依旧实现存储特性，可以大大降低扫描电压。
12、(2)器件具有较强的数据保持性以及循环耐久性，在室温下数据保持性可超10年，可擦写次数可超105。
13、(3)本专利技术可实现两端、三端存储能力，拓展了存储功能，在两端存储的情况下依旧可以展现接近109开关比的存储特性，具有多功能特性。
14、(4)本专利技术可以在同一个器件里面实现npc和ppc特性，具有良好的光响应。
15、(5)本专利技术的方法所构筑的fgfet可以实现纳秒级超快存储。
本文档来自技高网...【技术保护点】
1.一种浮栅晶体管，其特征在于，从衬底往上依次为MLG浮栅层、hBN隧穿层、以及PtS2沟道。
2.一种如权利要求1所述浮栅晶体管的制备方法，其特征在于，包括：
3.根据权利要求2所述制备方法，其特征在于，所述少层hBN为使hBN层厚度为4-6nm。
4.根据权利要求2所述制备方法，其特征在于，还包括在搭建的异质结上蒸镀Cr/Au电极。
5.根据权利要求4所述制备方法，其特征在于，所述蒸镀电极具体为将异质结采用聚甲基丙烯酸甲酯旋涂，之后采用EBL曝光显影，最后采用热蒸镀工艺制备Cr/Au电极，并于丙酮中剥离得到。
6.根据权利要求5所述制备方法，其特征在于，所述旋涂为：前10s旋转速度为500rpm，之后在10s-60s内转速为4000rpm。
7.根据权利要求2-6所述制备方法制备得到的浮栅晶体管。
【技术特征摘要】
1.一种浮栅晶体管，其特征在于，从衬底往上依次为mlg浮栅层、hbn隧穿层、以及pts2沟道。
2.一种如权利要求1所述浮栅晶体管的制备方法，其特征在于，包括：
3.根据权利要求2所述制备方法，其特征在于，所述少层hbn为使hbn层厚度为4-6nm。
4.根据权利要求2所述制备方法，其特征在于，还包括在搭建的异质结上蒸镀cr/au电极。
5....
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。