【技术实现步骤摘要】
本申请涉及芯片封装，尤其涉及一种芯片封装结构、电子设备及芯片封装结构的制备方法。
技术介绍
1、随着产品集成度的提升，多射频信号或者多微波信号等多通道电路，在pcb板上集成度增加，导致pcb板上面积紧张的现象，从而，出现将多个功能芯片进行封装集成的趋势。
2、射频或者微波类芯片，由于大多数工作场景都是模拟小信号模式，信号容易受到外界的干扰，因此往往需要给芯片增加屏蔽。如图1，通常是在芯片封装体表面形成金属屏蔽层，该金属屏蔽层与载板上的铜皮连接在一起形成一个腔体，起到电磁屏蔽的作用。
3、但是，形成的腔体容易产生腔体谐振，如果谐振频率落在芯片工作频段以内，就会严重影响芯片的正常工作，尤其是对于大尺寸的芯片，更容易产生腔体谐振。
技术实现思路
1、本申请提供一种芯片封装结构、电子设备及芯片封装结构的制备方法。目的是抑制或者消除腔体谐振，提升对芯片的电磁屏蔽作用。
2、为达到上述目的，本申请的实施例采用如下技术方案：
3、一方面，本申请提供了一种芯片封装结构，该芯片封装结构可以是单芯片封装体，或者可以是多芯片封装体。
4、该芯片封装结构可以包括：载板、封装体、集成在载板上的至少一个裸片，比如包括一个或者多个裸片；所述至少一个裸片设置在载板的一侧；封装体覆盖住所述至少一个裸片；封装体的侧面和背离载板的第一表面均具有屏蔽层，载板中包括接地层，覆盖在封装体侧面上的屏蔽层与接地层连接。
5、另外，在本申请中，封装体内具有至少
6、在一种可以实现的方式中，孔的底面和侧面上的屏蔽层，与封装体的第一表面上的屏蔽层连接呈一体结构。
7、在可以实现的工艺制程中，可以采用溅射(suptter)工艺制得该屏蔽层，封装体的第一表面，以及孔的底面和侧面会同时被屏蔽层覆盖，制得连续的呈一体的屏蔽结构。
8、通过示例的溅射工艺制得的呈一体结构的屏蔽层，可以保障屏蔽层与封装体在不同位置处的结合力基本一致，降低屏蔽层分层、脱落的风险，提升电磁屏蔽耐久力。
9、在一种可以实现的方式中，孔的底面和侧面上的屏蔽层的电导率，等于封装体的第一表面上的屏蔽层的电导率。
10、使得孔内的屏蔽层的电导率，与封装体第一表面上的屏蔽层的电导率相等，这样，可以提升屏蔽效果。
11、在一种可以实现的方式中，封装体的侧面还被屏蔽层覆盖，封装体侧面上的屏蔽层，与封装体的第一表面上的屏蔽层连接层一体结构。
12、比如，可以采用溅射工艺，同时在孔的底面和侧面，封装体的第一表面和侧面制得呈一体结构的屏蔽层。
13、另外，在一种可以实现的方式中，封装体侧面上的屏蔽层，与封装体的第一表面上的屏蔽层的材料可以相同，或者可以不相同。
14、在一种可以实现的方式中，孔的底面和侧面上的屏蔽层的电导率，等于封装体的第一表面和侧面上的屏蔽层的电导率。
15、在一种可以实现的方式中，孔贯通封装体，直至载板的用于设置封装体的表面；或者；孔贯通封装体的部分，孔的底面与载板的表面之间具有间距。
16、即就是，本申请示例中，孔可以贯通封装体，也可以不贯通封装体。
17、在一种可以实现的方式中，载板的用于设置封装体的表面具有接地层；孔贯通封装体，且与载板表面上的接地层欧姆接触。
18、当金属化处理的孔与载板表面上的接地层直接接触时，这样，孔的上端通过封装体的第一表面的屏蔽层与接地层连接，孔的下端也与接地层连接，即孔的下端与载板之间形成欧姆接触，相比没有欧姆接触的方案，芯片产生特定频率的电磁波会被该欧姆接触结构阻断，尤其是对于处于高频率工作的裸片的电磁干扰，会抑制谐振模态的产生。
19、在一种可以实现的方式中，底面和侧面被屏蔽层覆盖的孔内还填充有填充介质；或者，底面和侧面被屏蔽层覆盖的孔呈空心结构。
20、当底面和侧面被屏蔽层覆盖的孔内还填充有填充介质时，该填充介质的材料可以和孔侧面和底面屏蔽层材料一样，也可以选择其他材料。
21、在一种可以实现的方式中，自孔的开口至孔的底面方向，孔的孔径逐渐减小。
22、这样，该孔不会在载板上占据较大的面积，提升该芯片封装结构的集成度。
23、在一种可以实现的方式中，至少一个裸片包括并排设置的第一裸片和第二裸片，第一裸片和第二裸片之间设置有至少一个孔。
24、将该金属化处理的孔设置在第一裸片和第二裸片之间，该金属化的孔相当于隔离挡墙设置在第一裸片和第二裸片之间，可以进一步的增强对第一裸片和第二裸片的电磁屏蔽效果。
25、在一种可以实现的方式中，第一裸片和第二裸片沿第一方向排布在载板上；孔具有多个，多个孔沿第二方向间隔排布在第一裸片和第二裸片之间，第一方向与第二方向相交。
26、利用设置在第一裸片和第二裸片之间的多个间隔排布的孔，将第一裸片和第二裸片屏蔽开，提升对第一裸片和第二裸片的电磁屏蔽效果。
27、在一种可以实现的方式中，封装体的位于第一裸片上方的区域设置有孔；位于第一裸片上方的孔的底面与第一裸片的顶面之间具有间距。
28、该实现结构中，将孔开设在第一裸片上方，这样，利用该孔可以破坏第一裸片电磁波的谐振模式和谐振场，从而起到抑制谐振的目的。
29、在一种可以实现的方式中，位于第一裸片上方的孔的深度，小于或者等于位于第一裸片和第二裸片之间的孔的深度。
30、在一种可以实现的方式中，位于第一裸片上方的孔的孔径，小于或者等于位于第一裸片和第二裸片之间的孔的孔径。
31、在一种可以实现的方式中，第一裸片的外围环绕设置有多个孔；和/或，第二裸片的外围环绕设置有多个孔。
32、利用多个屏蔽化处理的孔，将第一裸片和第二裸片分别设置在一个相对独立的屏蔽腔体内，可以增强对两个裸片的电磁屏蔽效果。
33、在一种可以实现的方式中，屏蔽层可以是一层结构，也可以是堆叠的多层结构。
34、在一种可以实现的方式中，屏蔽层的材料包括不锈钢、铜、钛ti或者金au中的至少一种。比如，可以是一层不锈钢，或者可以是依次堆叠的不锈钢层、铜层和不锈钢层，或者可以是依次堆叠的ti层和au层。
35、另一方面，本申请还提供一种芯片封装结构的制备方法，该制备方法包括：
36、在载板上设置至少一个裸片；
37、设置封装体，使得封装体覆盖本文档来自技高网...
【技术保护点】
1.一种芯片封装结构，其特征在于，包括：
2.根据权利要求1所述的芯片封装结构，其特征在于，所述孔的底面和侧面上的所述屏蔽层，与所述封装体的所述第一表面上的所述屏蔽层连接呈一体结构。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述孔的底面和侧面上的所述屏蔽层的电导率，等于所述封装体的所述第一表面上的所述屏蔽层的电导率。
4.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述封装体的侧面还被屏蔽层覆盖，所述封装体侧面上的所述屏蔽层，与所述封装体的所述第一表面上的所述屏蔽层连接呈一体结构。
5.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，
6.根据权利要求1-5中任一项所述的芯片封装结构，其特征在于，所述载板的用于设置所述封装体的表面具有所述接地层；
7.根据权利要求1-6中任一项所述的芯片封装结构，其特征在于，
8.根据权利要求1-7中任一项所述的芯片封装结构，其特征在于，所述封装体的位于所述裸片上方的区域设置有所述孔；
9.根据权利要求1-8中任一
10.根据权利要求9所述的芯片封装结构，其特征在于，所述第一裸片和所述第二裸片沿第一方向排布在所述载板上；
11.根据权利要求9或10所述的芯片封装结构，其特征在于，所述封装体的位于所述第一裸片上方的区域设置有所述孔；
12.根据权利要求1-11中任一项所述的芯片封装结构，其特征在于，自所述孔的开口至所述孔的底面方向，所述孔的孔径逐渐减小。
13.根据权利要求1-12中任一项所述的芯片封装结构，其特征在于，所述屏蔽层的材料包括：铜、钛、金、不锈钢中的至少一种。
14.一种芯片封装结构的制备方法，其特征在于，所述制备方法包括：
15.根据权利要求14所述的芯片封装结构的制备方法，其特征在于，在形成所述屏蔽层时，包括：
16.根据权利要求14或15所述的芯片封装结构的制备方法，其特征在于，在所述封装体上开设至少一个所述孔，包括：
17.一种电子设备，其特征在于，包括：
18.根据权利要求17所述的电子设备，其特征在于，所述电子设备还包括：
...【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
2.根据权利要求1所述的芯片封装结构，其特征在于，所述孔的底面和侧面上的所述屏蔽层，与所述封装体的所述第一表面上的所述屏蔽层连接呈一体结构。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述孔的底面和侧面上的所述屏蔽层的电导率，等于所述封装体的所述第一表面上的所述屏蔽层的电导率。
4.根据权利要求1-3中任一项所述的芯片封装结构，其特征在于，所述封装体的侧面还被屏蔽层覆盖，所述封装体侧面上的所述屏蔽层，与所述封装体的所述第一表面上的所述屏蔽层连接呈一体结构。
5.根据权利要求1-4中任一项所述的芯片封装结构，其特征在于，
6.根据权利要求1-5中任一项所述的芯片封装结构，其特征在于，所述载板的用于设置所述封装体的表面具有所述接地层；
7.根据权利要求1-6中任一项所述的芯片封装结构，其特征在于，
8.根据权利要求1-7中任一项所述的芯片封装结构，其特征在于，所述封装体的位于所述裸片上方的区域设置有所述孔；
9.根据权利要求1-8中任一项所述的芯片封装结构，其特征在于，所述至少一个裸片...
【专利技术属性】
技术研发人员：陈特伟，刘亮胜，王菁，李燕，刘国文，孙世虎，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。