阵列基板、显示面板及显示装置制造方法及图纸

技术编号:44607579 阅读:26 留言:0更新日期:2025-03-14 13:00
本公开的实施例提供了一种阵列基板、显示面板及显示装置,涉及显示技术领域,用于降低薄膜晶体管发生负偏的风险,减小薄膜晶体管的尺寸并提升阵列基板的开口率。该阵列基板包括衬底、多个第一半导体图案和栅导电层。多个第一半导体图案设置于衬底的一侧,包括沟道部和位于沟道部相对两侧且与沟道部一体设置的第一电极部和第二电极部,第一电极部和第二电极部相较于沟道部更具导电性。栅导电层设置于第一半导体图案远离衬底的一侧,栅导电层在衬底上的正投影,覆盖沟道部在衬底上的正投影。第一电极部和第二电极部中的至少一者,远离衬底的表面设有凹槽,凹槽在衬底上的正投影与栅导电层在衬底上的正投影不重合。阵列基板用于制造显示面板。

【技术实现步骤摘要】

本公开涉及显示,尤其涉及一种阵列基板、显示面板及显示装置


技术介绍

1、随着显示技术的不断发展,显示装置(比如手机、电视、电脑等)已经得到了广泛的应用。人们对显示装置的要求也越来越高,高分辨率和高刷新率是显示装置的一个重要发展方向。其中,液晶显示面板在制备成本和制备难度上具有突出优势,并且得益于液晶显示面板更加简单的像素电路结构,像素电路包含数量更少的薄膜晶体管(比如一个薄膜晶体管)和电容器,液晶显示面板在超高像素密度(比如大于或等于1000ppi)具有很好的发展前景。

2、像素电路可以包括至少一个薄膜晶体管,随着显示面板像素密度的提升,薄膜晶体管的尺寸也趋于小型化,即薄膜晶体管的半导体层的尺寸(沟道结构的尺寸)随像素密度的提升而减小,这就导致薄膜晶体管发生负偏的可能性越来越大。如何降低薄膜晶体管产生负偏的风险,成为制约薄膜晶体管进一步缩小尺寸的一个关键因素。


技术实现思路

1、本公开的实施例的目的在于提供一种阵列基板、显示面板及显示装置,用于降低薄膜晶体管发生负偏的风险,减小薄膜晶体管的尺寸并本文档来自技高网...

【技术保护点】

1.一种阵列基板,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述栅导电层和所述第一半导体图案在所述衬底上的正投影相互重合的部分,沿所述沟道部的长度方向的尺寸大于或等于3μm。

3.根据权利要求2所述的阵列基板,其特征在于,

4.根据权利要求1所述的阵列基板,其特征在于,

5.根据权利要求1所述的阵列基板,其特征在于,

6.根据权利要求1~5中任一项所述的阵列基板,其特征在于,相邻所述凹槽之间形成凸起;

7.根据权利要求1~5中任一项所述的阵列基板,其特征在于,所述第一半导体图案的材料包括氧化物...

【技术特征摘要】

1.一种阵列基板,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述栅导电层和所述第一半导体图案在所述衬底上的正投影相互重合的部分,沿所述沟道部的长度方向的尺寸大于或等于3μm。

3.根据权利要求2所述的阵列基板,其特征在于,

4.根据权利要求1所述的阵列基板,其特征在于,

5.根据权利要求1所述的阵列基板,其特征在于,

6.根据权利要求1~5中任一项所述的阵列基板,其特征在于,相邻所述凹槽之间形成凸起;

...

【专利技术属性】
技术研发人员:王浩然刘威刘凤娟马连铮
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1