一种链表乱序硬件极速自查器的实现方法技术

本发明专利技术涉及通信芯片技术领域，具体涉及一种链表乱序硬件极速自查器的实现方法，包括以下步骤，系统上电，芯片链表初始化，ptrList数据结构清空，业务流打起来，芯片开始对数据帧进行存储、转发，与此同时ptrList开始对帧片段的指针做压入，以为存储操作，实时监控ptrList记录的指针及指针状态，若出现相同指针，且相同指针状态也一样时，则说明链表已经乱序，触发中断，系统进行初始化。本发明专利技术通过上述方法使得能够自动感知链表乱序，以及在乱序时能够触发中断并同时系统进行初始化，从而实现了在链表发生乱序初始时硬件就能自动感知并通知系统做出处理，且容易实现，逻辑简单，且容易基于此方法拓展多种场景应用。

【技术实现步骤摘要】

本专利技术涉及通信芯片，尤其涉及一种链表乱序硬件极速自查器的实现方法。

技术介绍

1、链表技术广泛应用在通信芯片设计中，主要用于存储资源的维护；在交换芯片设计中，数据通路上输入的报文都是交互式的，此时，就会用到链表来维护帧片段在存储空间中的前后关系；

2、数据帧片段写入存储空间时，链表会记录此片段接在存储空间的某个具体地址之后，当从存储空间中读取该数据帧时，依据链表记录的前后该帧的下一片帧的存储地址找到下一片帧，读走的同时需要释放该链表空间。

3、但是，在某些异常情况下，比如操作不当，环境电气特性恶劣等，会导致链表乱序，此时就会导致内存泄漏，设计卡死等严重后果；

4、市面上多数采用基于sram的存储介质来记录指针状态，通过读取sram来观察指针的使用状态；这种实现方法有如下弊端：

5、1.sram每个时钟周期只能读取一个条目；不能实时观测所有指针状态，且不能瞬时清除状态；

6、2.sram占用芯片面积大于寄存器组；

7、3.当设计主频很高时，特别在fpga设计中，sram存在巨大时序违本文档来自技高网...

【技术保护点】

1.一种链表乱序硬件极速自查器的实现方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种链表乱序硬件极速自查器的实现方法，其特征在于，在步骤S1中，还包括以下步骤：

3.根据权利要求2所述的一种链表乱序硬件极速自查器的实现方法，其特征在于，在步骤S2中，还包括以下步骤：

4.根据权利要求3所述的一种链表乱序硬件极速自查器的实现方法，其特征在于，在步骤S4中，随着帧片段不断写入或者释放，存在不为0的ptrListCnt的指针，在这些数量的指针中，如果有同名指针并且状态一样，则说明指针已经乱。

5.根据权利要求1所述的一种链表乱序硬件...

【技术特征摘要】

1.一种链表乱序硬件极速自查器的实现方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的一种链表乱序硬件极速自查器的实现方法，其特征在于，在步骤s1中，还包括以下步骤：

3.根据权利要求2所述的一种链表乱序硬件极速自查器的实现方法，其特征在于，在步骤s2中，还包括以下步骤：

4.根据权利要求3所述的一种链表乱序硬件极速自查器的实现...

【专利技术属性】
技术研发人员：张磊磊，秦占鳌，劳丰，
申请(专利权)人：苏州特思恩科技有限公司，
类型：发明
国别省市：