像素阵列、显示面板及显示面板的制作方法技术

本申请公开了一种像素阵列、显示面板及显示面板的制作方法。像素阵列包括玻璃基板及阵列排布的多个像素电路，每个像素电路包括第一晶体管和第二晶体管，第二晶体管设置在第一晶体管上像素阵列包括第一多晶硅层、第二多晶硅层及第三非晶硅层。第一多晶硅层设置在玻璃基板上，被配置成第一晶体管的沟道区。第二多晶硅层设置在第一晶体管上，第三非晶硅层覆盖在第二多晶硅层上，第二多晶硅层和第三非晶硅层被配置成第二晶体管的双沟道区。第三非晶硅层覆盖设置在第二多晶硅层上形成第二晶体管的双沟道区，可以增加第二晶体管双沟道区的禁带宽度，进而降低第二晶体管的漏电流，避免因漏电流影响显示面板的显示效果。

【技术实现步骤摘要】

本申请涉及显示面板，更具体而言，涉及到一种像素阵列、显示面板及显示面板的制作方法。

技术介绍

1、在相关技术中，高像素密度(ppi)显示面板的单位显示区域需要包括很多像素电路，可以采用双层tft结构设置像素电路的晶体管，以便像素电路集成设置。

2、然而，在双层tft结构中，越往上层，不平坦工艺和温度条件越难得到保证。上层设置的tft不平坦工艺和温度条件难以得到保证，导致上层设置的tft的漏电流变大，进而造成显示面板显示的画面失真，影响显示面板的显示效果。

技术实现思路

1、本申请实施方式提供一种像素阵列、显示面板及显示面板的制作方法。

2、本申请实施方式提供的像素阵列包括玻璃基板及阵列排布的多个像素电路，每个像素电路包括第一晶体管和第二晶体管，所述第二晶体管设置在所述第一晶体管上像素阵列包括第一多晶硅层、第二多晶硅层及第三非晶硅层。其中，第一多晶硅层设置在玻璃基板上，被配置成第一晶体管的沟道区。第二多晶硅层设置在第一晶体管上，所述第三非晶硅层覆盖在所述第二多晶硅层上，所述第二多晶硅层和本文档来自技高网...

【技术保护点】

1.一种像素阵列，其特征在于，所述像素阵列包括玻璃基板及阵列排布的多个像素电路，每个所述像素电路包括第一晶体管和第二晶体管，所述第二晶体管设置在所述第一晶体管上，所述像素阵列包括：

2.根据权利要求1所述的像素阵列，其特征在于，每个所述像素电路包括第一开关、第二开关、数据电压源及发光器件，所述第一晶体管被配置成所述第一开关，所述第二晶体管被配置成所述第二开关；

3.根据权利要求2所述的像素阵列，其特征在于，每个所述像素电路包括第三开关和复位电压源，所述第二晶体管被配置成所述第三开关，所述复位电压源通过所述第三开关与所述第一开关的控制极连接。p>

4.根据权...

【技术特征摘要】

1.一种像素阵列，其特征在于，所述像素阵列包括玻璃基板及阵列排布的多个像素电路，每个所述像素电路包括第一晶体管和第二晶体管，所述第二晶体管设置在所述第一晶体管上，所述像素阵列包括：

2.根据权利要求1所述的像素阵列，其特征在于，每个所述像素电路包括第一开关、第二开关、数据电压源及发光器件，所述第一晶体管被配置成所述第一开关，所述第二晶体管被配置成所述第二开关；

3.根据权利要求2所述的像素阵列，其特征在于，每个所述像素电路包括第三开关和复位电压源，所述第二晶体管被配置成所述第三开关，所述复位电压源通过所述第三开关与所述第一开关的控制极连接。

4.根据权利要求1所述的像素阵列，其特征在于，所述像素阵列包括：

5.根据权利要求4所述的像素阵列，其特征在于，所述像素阵列包括：

6.根据权利要求1所述的像素阵列，其特征在于，所述第一多晶硅层和所述第二多晶硅层由准分子激光退火工艺的激光束扫描所述像素阵列制作，所述激光束扫描的预定间隔距离为预定工艺参数；

7.根据权利要求6所述的像素阵列，其特征在于，所述像素阵列包括阵列排布的多个像素组，每个所述像素组包括多个所述像素电路；

8.根据权利要求7所述的像素阵列，其特征在于，所述像素组包括2m+1个所述像素电路，所述像素组的边长为(2m+1)*n*elapitch+0.5*(2m+1)*el...

【专利技术属性】
技术研发人员：田雪雁，王纯阳，梁晓坤，杨曦，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：