具有可编程取样噪声消除的逐次逼近寄存器模/数转换器制造技术

一种模/数转换器(ADC)包括数/模转换器(DAC)、耦合到所述DAC的输出的比较器、耦合到所述比较器的输出的逐次逼近寄存器(SAR)逻辑单元，以及可编程延迟单元。所述比较器包括：前置放大器，其具有耦合到所述DAC的所述输出的输入；以及锁存器，其具有耦合到所述前置放大器的输出的输入和耦合到所述SAR逻辑单元的输入的输出。SAR逻辑单元生成控制信号，且可编程延迟单元基于至少一个参数调整所述控制信号和经延迟控制信号之间的延迟，使得比较器接收控制信号和经延迟控制信号。在一些实施方案中，所述参数是以下中的至少一个：到所述DAC的信号输入的频率、驱动所述输入信号的电路的源阻抗，以及前置放大器功率模式。

【技术实现步骤摘要】

本专利技术关于一种具有可编程取样噪声消除的逐次逼近寄存器模/数转换器。

技术介绍

1、一些逐次逼近寄存器(sar)模/数转换器使用跨包括在比较器中的前置放大器的固定延迟来减少取样噪声。在此延迟期间，取样噪声和来自dac的误差增加并存储在前置放大器的输出处。前置放大器输出处的来自经延迟样本的剩余误差通过前置放大器增益而减少。然而，使用固定延迟仅减少具有预定输入信号频率和前置放大器带宽的狭窄用例中的取样噪声。举例来说，固定延迟基于预期输入信号频率来挑选，且对于具有是预期输入信号频率的两倍的频率的输入信号也不能减少取样噪声。此外，固定延迟对于具有预期输入信号频率但由具有比预期高的阻抗的电路驱动的输入信号也不能减少取样噪声。此外，长延迟时间降低了带宽要求和前置放大器的功率，但可能导致前置放大器饱和。短延迟时间降低前置放大器的饱和的可能性，但会增加带宽要求和由前置放大器使用的功率。因此，需要一种用于减少取样噪声的改进的技术。

技术实现思路

1、一种模/数转换器(adc)包括数/模转换器(dac)、耦合到dac的输出的比本文档来自技高网...

【技术保护点】

1.一种模/数转换器ADC，其特征在于，包括：

2.根据权利要求1所述的ADC，其特征在于，另外包括：

3.根据权利要求1所述的ADC，其特征在于，所述至少一个参数包括以下中的至少一个：提供到所述DAC的输入信号的频率、驱动提供到所述DAC的所述输入信号的电路的源阻抗、所述前置放大器的功率模式、所述ADC的时钟频率、所述ADC的取样时间、所述ADC的分辨率模式，以及所述ADC的过取样比率。

4.根据权利要求1所述的ADC，其特征在于，所述可编程延迟单元被配置成针对提供到所述DAC的第一输入信号实施所述控制信号和所述经延迟控制信号之间的第一延迟，且针对第...

【技术特征摘要】

1.一种模/数转换器adc，其特征在于，包括：

2.根据权利要求1所述的adc，其特征在于，另外包括：

3.根据权利要求1所述的adc，其特征在于，所述至少一个参数包括以下中的至少一个：提供到所述dac的输入信号的频率、驱动提供到所述dac的所述输入信号的电路的源阻抗、所述前置放大器的功率模式、所述adc的时钟频率、所述adc的取样时间、所述adc的分辨率模式，以及所述adc的过取样比率。

4.根据权利要求1所述的adc，其特征在于，所述可编程延迟单元被配置成针对提供到所述dac的第一输入信号实施所述控制信号和所述经延迟控制信号之间的第一延迟，且针对第二输入信号实施所述控制信号和所述经延迟控制信号之间的第二延迟。

5.根据权利要求1所述的adc，其特征在于，所述可编程延迟单元包括模拟延迟单元和数字延迟单元中的至少一个，其中所述模拟延迟单元和所述数字延迟单元中的所述至少一个启用用于...

【专利技术属性】
技术研发人员：迈克尔·托德·贝伦斯，越·梅，阿舒托什·贾殷，迪伦·约翰·罗瑟，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：