【技术实现步骤摘要】
本申请涉及存储设备领域，具体而言，涉及一种异构存内计算模块、存内计算方法及电子设备。
技术介绍
1、为提高设备的算力，会在存储器内设置存内计算阵列，以在存储器内执行部分数据的运算。
2、目前，存储器的存内计算单元包括缓存模块、非易失性存内计算模块及后处理模块。缓存模块用于缓存从存储器的存储阵列读取的数据或处理器输入的数据，非易失性存内计算模块连接该缓存模块，用于对缓存模块发送的数据执行运算，后处理模块用于对非易失性存内计算模块的运算结果进行后处理并发送回缓存模块存储。
3、然而，由于缓存模块和非易失性存内计算模块二者的容量和传输速度不匹配，并且两者与处理器之间需要频繁地通信，非易失性存内计算模块的容量和传输速度难以满足高带宽缓存模块数据输入的需求，出现供需失衡的问题，影响算力的提升，不适合在一些算力要求较高的场景中使用。
技术实现思路
1、有鉴于此，本申请旨在提供一种异构存内计算模块、存内计算方法及电子设备，以提高存内计算能力。
2、第一方面，本申请实施例提供一种异构存内计算模块，包括：易失性存内计算阵列、非易失性存内计算阵列和第一数据传输单元；所述第一数据传输单元的输入端与所述易失性存内计算阵列连接，输出端与所述非易失性存内计算阵列连接；所述易失性存内计算阵列用于接收输入数据并对所述输入数据进行第一层存内计算，得到层间数据；所述第一数据传输单元用于将所述层间数据输出至所述非易失性存内计算阵列；其中，所述易失性存内计算阵列在所述第一数据传输单元将
3、本申请实施例中，异构存内计算模块包括两个存内计算阵列，分别为易失性存内计算阵列和非易失性存内计算阵列，非易失性存内计算阵列具有非易失性的特性，能够稳定保存数据，使得异构存内计算模块实现存储器的功能。两个存内计算阵列共同对输入数据进行存内计算，可以有效提高存内计算的效率。同时，相较于非易失性存内计算阵列，易失性存内计算阵列具有更高的计算能力和稳定性，使其进行第一层存内计算，相当于对数据进行压缩，从而得到数据量更小的层间数据，能够对较多的数据快速地进行存内计算，使用非易失性存内计算阵列进行第二层存内计算，其所需计算的数据量较小，由此，可以使得易失性存内计算阵列和非易失性存内计算阵列的数据供需关系平衡，使得整个异构存内计算模块能够高效地进行存内计算，以减少因供需失衡对存内计算能力的影响。非易失性存内计算阵列能够对数据进行存储，由此，可以减少将存内计算结果输出至存储阵列存储的过程，提高数据的传输效率，减少数据传输对算力的影响。此外，在易失性存内计算阵列之后连接非易失性存内计算阵列，非易失性存内计算阵列具有非易失性的特点，即使在断电的情况下，非易失性存内计算阵列也能够保存数据，由此，易失性存内计算阵列在输出层间数据后对其保存的层间数据进行释放，以减少存储数据导致的功耗。
4、一实施例中，所述第一数据传输单元包括灵敏放大器，所述灵敏放大器分别与所述易失性存内计算阵列和所述非易失性存内计算阵列连接；所述灵敏放大器用于对所述层间数据进行放大并写入所述非易失性存内计算阵列。
5、灵敏放大器通常用于检测数据，输出数据对应的逻辑信号(如0和1)，区别于现有对灵敏放大器的使用方式，在本申请实施例中，使用灵敏放大器对易失性存内计算阵列的层间数据进行读取、放大，并传输与写入非易失性存内计算阵列。若直接对非易失性存内计算阵列写入数据，由于非易失性存内计算阵列存在裕度低的问题，这使得非易失性存内计算阵列写入数据的效率较低，本申请实施例中，使用灵敏放大器进行读取，可以提高非易失性存内计算阵列的裕度，从而提高数据的写入效率和可靠性，继而提高异构存内计算模块的计算效率。
6、一实施例中，所述第一数据传输单元包括多位模数转换器；所述多位模数转换器分别与所述易失性存内计算阵列和所述非易失性存内计算阵列连接，所述多位模数转换器用于对所述易失性存内计算阵列的所述层间数据进行读取并写入所述非易失性存内计算阵列。
7、本实施例中，多位模数转换器同样可以提高信号的幅度、非易失性存内计算阵列的写入裕度，以提高数据的传输效率和可靠性，以减少数据传输对算力提升的限制。
8、一实施例中，所述异构存内计算模块还包括：第二数据传输单元和第三数据传输单元；所述第二数据传输单元与所述易失性存内计算阵列连接，用于对所述易失性存内计算阵列的数据读写进行控制；所述第三数据传输单元与所述非易失性存内计算阵列连接，用于对所述非易失性存内计算阵列的数据读写进行控制；所述第二数据传输单元和所述第三数据传输单元用于分别与同一处理器连接，所述处理器用于提供待存内计算的数据；所述第二数据传输单元和所述第三数据传输单元被配置允许各自独立地向各自连接的存内计算阵列写入数据，以使所述易失性存内计算阵列和所述非易失性存内计算阵列对各自写入的数据分别进行存内计算。
9、本申请实施例中，通过第二数据传输单元和第三数据传输单元，可以向易失性存内计算阵列和非易失性存内计算阵列独立地写入数据，以提高数据写入的效率。易失性存内计算阵列和非易失性存内计算阵列能够对各自写入的数据独立地进行存内计算，可以有效提高存内计算的效率。
10、一实施例中，所述第二数据传输单元包括第一译码与驱动电路；所述第一译码与驱动电路与所述易失性存内计算阵列连接，以及，所述第一译码与驱动电路用于与所述处理器连接；所述第三数据传输单元包括第二译码与驱动电路；所述第二译码与驱动电路与所述非易失性存内计算阵列连接，以及，所述第二译码与驱动电路用于与所述处理器连接。
11、本实施例中，译码与驱动电路具有选址、纠错的功能，第二数据传输单元包括第一译码与驱动电路、第三数据传输单元包括第二译码与驱动电路，有助于提高数据写入、读出的准确性，进而提高存内计算的准确性。
12、一实施例中，所述非易失性存内计算阵列包括忆阻器。
13、相较于其他非易失性器件，忆阻器具有更高的计算效率，因此，本申请实施例中，在非易失性存内计算阵列中设置忆阻器，可以有效提高非易失性存内计算阵列的计算效率，从而提高异构存内计算模块的计算效率。
14、一实施例中，所述忆阻器包括mram(磁随机存储器)、rram(阻变存储器)、pcm(相变存储器)、flash(闪存)中至少一种；或，所述忆阻器包括阻态数量大于或等于2的多值忆阻器。
15、常规的忆阻器通常局限于二值计算，如神经网络等场景中存在大规模的浮点数运算，这要求存内计算阵列需要能够存储足够多位的数据，若使用常规的忆阻器，则存内计算阵列需要较大的面积开销设置足够多的器件以满足大规模浮点运算。相较于常规的忆阻器，多值忆阻器包括更多的阻值状态，能够存储更多位的数据，本申请实施例中，在非易失性存内计算阵列中使用多本文档来自技高网...
【技术保护点】
1.一种异构存内计算模块，其特征在于，包括：
2.根据权利要求1所述的存内计算模块，其特征在于，所述第一数据传输单元包括灵敏放大器；
3.根据权利要求1所述的存内计算模块，其特征在于，所述第一数据传输单元包括多位模数转换器；
4.根据权利要求1所述的异构存内计算模块，其特征在于，所述异构存内计算模块还包括：第二数据传输单元和第三数据传输单元；
5.根据权利要求4所述的异构存内计算模块，其特征在于，
6.根据权利要求1所述的异构存内计算模块，其特征在于，所述非易失性存内计算阵列包括忆阻器。
7.根据权利要求6所述的异构存内计算模块，其特征在于，所述忆阻器包括MRAM、RRAM、PCM、FLASH中至少一种；
8.根据权利要求1所述的异构存内计算模块，其特征在于，所述易失性存内计算阵列包括二值SRAM、二值DRAM中的至少一种。
9.根据权利要求1所述的存内计算模块，其特征在于，所述异构存内计算模块用于与处理器连接，所述处理器用于进行神经网络计算；
10.根据权利要求1所述的存
11.一种存内计算方法，其特征在于，应用于如权利要求1-10任一项所述的异构存内计算模块，所述存内计算方法包括：
12.一种电子设备，其特征在于，包括：处理器；如权利要求1-10所述的异构存内计算模块，与所述处理器连接；所述处理器用于将待存内运算的数据作为输入数据传输至所述异构存内计算模块，以使所述异构存内计算模块对所述输入数据进行存内计算。
...【技术特征摘要】
1.一种异构存内计算模块，其特征在于，包括：
2.根据权利要求1所述的存内计算模块，其特征在于，所述第一数据传输单元包括灵敏放大器；
3.根据权利要求1所述的存内计算模块，其特征在于，所述第一数据传输单元包括多位模数转换器；
4.根据权利要求1所述的异构存内计算模块，其特征在于，所述异构存内计算模块还包括：第二数据传输单元和第三数据传输单元；
5.根据权利要求4所述的异构存内计算模块，其特征在于，
6.根据权利要求1所述的异构存内计算模块，其特征在于，所述非易失性存内计算阵列包括忆阻器。
7.根据权利要求6所述的异构存内计算模块，其特征在于，所述忆阻器包括mram、rram、pcm、flash中至少一种；
8.根据权利要求1所述的异构存内计算模块，其特征在...
【专利技术属性】
技术研发人员：林淮，黄萍，邓廷，金小卫，俞淑贞，
申请(专利权)人：芯原微电子上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。