基于FPGA的合数长互Z-互补集生成方法和通信装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的合数长互Z‑互补集生成方法及通信装置，属于无线通信领域。其具体步骤包括：数据准备，任取一长度为q×p的初始序列X，并设置相同长度的旋转因子序列W；循环移位，对序列X连续执行p‑1次q位循环移位，形成含有p个序列的集合；DFT运算，将经过循环移位处理后生成的序列集进行DFT运算，得到的新序列集即为互Z‑互补集。一种通信装置，包括数据输入模块、DFT计算模块和数据输出模块，数据输入模块负责数据准备并执行循环移位；DFT计算模块用于对输入的序列进行DFT运算；数据输出模块则在特定的时钟信号控制下输出生成的互Z‑互补集。本发明专利技术生成的互Z‑互补集适用于空间调制多输入多输出系统。

【技术实现步骤摘要】

本专利技术属于无线通信领域，尤其是涉及基于fpga的合数长互z-互补集生成方法和通信装置。

技术介绍

1、互z互补集(cross z-complementary set,czcs)是一类经过特别设计的序列集合，其显著特征在于集合中包含了具有特定零相关区(zero correlation zone，zcz)的一系列序列。具体而言，若集合g包含m个长度为l的序列，并满足以下两个条件：(1)czcs的所有序列的非周期自相关之和在前端和尾端的时间偏移处具有宽度为z的零相关区；(2)czcs的所有序列的非周期互相关之和在尾端的时间偏移处具有宽度为z的零相关区，则此集合被定义为互z互补集，记作(m,l,z)-czcs。

2、具备特定相关性质的序列集已在通信系统中得到广泛应用，用以提升链路性能。其中，czcs作为训练序列，在空间调制多输入多输出(space modulation multi-inputmulti-output，sm-mimo)系统中用于信道估计展现出卓越的性能。相较于传统序列，例如zadoff-chu(zc)序列、zcz序列、互补序列等，cz本文档来自技高网...

【技术保护点】

1.一种基于FPGA的合数长互Z-互补集生成方法，其特征在于包括以下步骤：

2.根据权利要求1所述的一种基于FPGA的合数长互Z-互补集生成方法，其特征在于：所述步骤1中初始序列X的长度为合数N＝pq，且旋转因子序列W是单位模复指数序列,W＝(w(0),w(1),…,w(N-1))，其中n是范围在0到N-1之间的整数。

3.根据权利要求2所述的一种基于FPGA的合数长互Z-互补集生成方法，其特征在于：步骤1中将序列X及旋转因子序列W的实部和虚部分别整数化后预置于ROM中，利用FPGA的ROMIP核，读取存储的序列与对应的旋转因子序列；ROM IP核1用于读取输入序...

【技术特征摘要】

1.一种基于fpga的合数长互z-互补集生成方法，其特征在于包括以下步骤：

2.根据权利要求1所述的一种基于fpga的合数长互z-互补集生成方法，其特征在于：所述步骤1中初始序列x的长度为合数n＝pq，且旋转因子序列w是单位模复指数序列,w＝(w(0),w(1),…,w(n-1))，其中n是范围在0到n-1之间的整数。

3.根据权利要求2所述的一种基于fpga的合数长互z-互补集生成方法，其特征在于：步骤1中将序列x及旋转因子序列w的实部和虚部分别整数化后预置于rom中，利用fpga的romip核，读取存储的序列与对应的旋转因子序列；rom ip核1用于读取输入序列，设addr1为序列实部输入地址，addr2为序列虚部输入地址，rom ip核2用于读取旋转因子序列，设addr3为旋转因子的实部输入地址，addr4为旋转因子的虚部输入地址。

4.根据权利要求1所述的一种基于fpga的合数长互z-互补集生成方法，其特征在于，所述步骤2中通过对序列x进行左循环或右循环q位，得到新序列x1，然后继续对序列x1执行相同的循环移位得到序列x2，这个过程重复进行p-1次，每次都在前一次移位序列的基础上再移q位，经过该操作后得到一个包含p个序列的集合，记作{x,x1,x2,...,xp-1}。

5.根据权利要求1所述的一种基于fpga的合数长互z...

【专利技术属性】
技术研发人员：刘凯，吕晨，王禹童，
申请(专利权)人：燕山大学，
类型：发明
国别省市：