具有输入失调电压的运算放大器、带隙基准电路及控制芯片制造技术

本申请提供一种具有输入失调电压的运算放大器、带隙基准电路及控制芯片；其中，运算放大器包括正温度系数电流源、第一、第二差分输入对管、第一电阻、第一、第二和第三电流镜；第一差分输入对管的第一端连接第一电阻的第一端，第一电阻的第二端连接第二差分输入对管的第一端，正温度系数电流源的第一端接入电源电压，第二端与第一差分输入对管和第一电阻的第一公共节点连接；第一差分输入对管的第二端连接第一电流镜的输入端；第二差分输入对管的第二端连接第二电流镜的输入端；第三电流镜的输入端连接第一电流镜的输出端，输出端连接第二电流镜的输出端。通过本申请能够提高支路只有一个双极型晶体管的带隙基准电路的输出基准电压的精度。

【技术实现步骤摘要】

本申请涉及基准电源，特别涉及一种具有输入失调电压的运算放大器、带隙基准电路及控制芯片。

技术介绍

1、为了降低带隙基准电路的功耗，相关技术提出了支路只采用一个双极型晶体管的带隙基准电路。然而，与传统带隙基准电路相比，该种带隙基准电路的输出基准电压的精度较差。

技术实现思路

1、本申请提供了一种具有输入失调电压的运算放大器、带隙基准电路及控制芯片，能够提高支路只有一个双极型晶体管的带隙基准电路的输出基准电压的精度。

2、第一方面，本申请提供了一种具有输入失调电压的运算放大器，包括正温度系数电流源、第一差分输入对管、第二差分输入对管、第一电阻、第一电流镜、第二电流镜和第三电流镜；

3、所述第一差分输入对管与所述第二差分输入对管的尺寸相同，所述第一差分输入对管的受控端为所述运算放大器的第一输入端，所述第二差分输入对管的受控端为所述运算放大器的第二输入端；

4、所述第一差分输入对管的第一端连接所述第一电阻的第一端，所述第一电阻的第二端连接所述第二差分输入对管的第一端，所述正温度系数电流源的第一端接入电源电压，所述正温度系数电流源的第二端与第一公共节点连接，其中，所述第一公共节点为所述第一差分输入对管的第一端和所述第一电阻的第一端之间连接的公共节点；

5、所述第一差分输入对管的第二端连接所述第一电流镜的输入端；所述第二差分输入对管的第二端连接所述第二电流镜的输入端；所述第三电流镜的输入端连接所述第一电流镜的输出端，所述第三电流镜的输出端连接所述第二电流镜的输出端，并且所述第三电流镜的输出端与所述第二电流镜的输出端之间连接的第二公共节点作为所述运算放大器的输出端。

6、本申请提供的运算放大器可以通过在第一公共节点与第二差分输入对管的第一端之间设置一个具有精确阻值的第一电阻，其输入电压具有失调电压的特性，能够在第三电阻两端提供一个正比于负温度系数电压的正温度系数失调电压，有效抵消负温度系数，实现温度补偿，最终提供一个电压值精确的输出基准电压，从而提高带隙基准电路的输出基准电压的精度。可见，通过本方案能够提高支路只有一个双极型晶体管的带隙基准电路的输出基准电压的精度。

7、结合第一方面，在某些可能的实现方式中，所述正温度系数电流源包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、第一双极型晶体管、第二双极型晶体管和第二电阻；

8、所述第一pmos管的栅极和漏极相连并连接所述第二pmos管的栅极和所述第三pmos管的栅极；所述第一pmos管的源极、所述第二pmos管的源极、所述第三pmos管的源极作为所述正温度系数电流源的第一端，用于接入所述电源电压；所述第三pmos管的漏极作为所述正温度系数电流源的第二端，用于输出电流；

9、所述第一nmos管的漏极和栅极相连并连接所述第二pmos管的漏极和所述第二nmos管的栅极；所述第二nmos管的漏极连接所述第一pmos管的漏极；

10、所述第一双极型晶体管的基极和集电极相连并连接所述第一nmos管的源极，所述第一双极型晶体管的发射极连接所述第二电阻的第一端，所述第二电阻的第二端接地；

11、所述第二双极型晶体管的基极和集电极相连并连接所述第二nmos管的源极，所述第二双极型晶体管的发射极接地；

12、其中，所述第一双极型晶体管与所述第二双极型晶体管的发射结面积之比为k：1，k＞1。

13、结合第一方面和上述实现方式，在某些可能的实现方式中，还包括：

14、电容，所述电容第一极板连接所述运算放大器的输出端，所述电容的第二极板接地。

15、结合第一方面和上述实现方式，在某些可能的实现方式中，所述第一nmos管的源极电压和所述第二nmos管的源极电压相等。

16、结合第一方面和上述实现方式，在某些可能的实现方式中，所述第一双极型晶体管和所述第二双极型晶体管为npn三极管。

17、第二方面，本申请还提供了一种带隙基准电路，包括开关管、第三双极性晶体管、第三电阻、第四电阻，以及如权利要求1至5任一所述的具有输入失调电压的运算放大器；

18、所述第三双极性晶体管的基极和集电极相连并连接所述第三电阻的第一端和所述运算放大器的第一输入端，所述第三双极性晶体管的发射极接地；

19、所述第三电阻的第二端与所述第四电阻的第一端相连并连接所述运算放大器的第二输入端；

20、所述开关管的受控端连接所述运算放大器的输出端，所述开关管的第一端连接电源电压，所述开关管的第二端与所述第四电阻的第二端相连并作为所述带隙基准电路的输出端。

21、结合第二方面，在某些可能的实现方式中，所述开关管为pmos管；所述开关管的栅极连接所述运算放大器的输出端，所述开关管的源极连接所述电源电压，所述开关管的漏极连接所述第四电阻的第二端；

22、所述运算放大器的第一输入端为反相输入端，所述运算放大器的第二输入端为同相输入端。

23、结合第二方面和上述实现方式，在某些可能的实现方式中，所述开关管为nmos管；所述开关管的栅极连接所述运算放大器的输出端，所述开关管的漏极连接所述电源电压，所述开关管的源极连接所述第四电阻的第二端；

24、所述运算放大器的第一输入端为同相输入端，所述运算放大器的第二输入端为反相输入端。

25、结合第二方面和上述实现方式，在某些可能的实现方式中，所述第三双极性晶体管为npn三极管。

26、第三方面，本申请还提供了一种控制芯片，该控制芯片包括上述第二方面任一所述的带隙基准电路。

本文档来自技高网...

【技术保护点】

1.一种具有输入失调电压的运算放大器，其特征在于，包括正温度系数电流源(I1)、第一差分输入对管(T1)、第二差分输入对管(T2)、第一电阻(R1)、第一电流镜(100)、第二电流镜(200)和第三电流镜(300)；

2.如权利要求1所述的具有输入失调电压的运算放大器，其特征在于，所述正温度系数电流源(I1)包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第一NMOS管(MN1)、第二NMOS管(MN2)、第一双极型晶体管(Q1)、第二双极型晶体管(Q2)和第二电阻(R2)；

3.如权利要求1所述的具有输入失调电压的运算放大器，其特征在于，还包括：

4.如权利要求2所述的具有输入失调电压的运算放大器，其特征在于，所述第一NMOS管(MN1)的源极电压和所述第二NMOS管(MN2)的源极电压相等。

5.如权利要求2所述的具有输入失调电压的运算放大器，其特征在于，所述第一双极型晶体管(Q1)和所述第二双极型晶体管(Q2)为NPN三极管。

6.一种带隙基准电路，其特征在于，包括开关管(400)、第三双极性晶体管(Q3)、第三电阻(R3)、第四电阻(R4)，以及如权利要求1至5任一所述的具有输入失调电压的运算放大器；

7.如权利要求6所述的带隙基准电路，其特征在于，所述开关管(400)为PMOS管；所述开关管(400)的栅极连接所述运算放大器的输出端(J3)，所述开关管(400)的源极连接所述电源电压，所述开关管(400)的漏极连接所述第四电阻(R4)的第二端；

8.如权利要求6所述的带隙基准电路，其特征在于，所述开关管(400)为NMOS管；所述开关管(400)的栅极连接所述运算放大器的输出端(J3)，所述开关管(400)的漏极连接所述电源电压，所述开关管(400)的源极连接所述第四电阻(R4)的第二端；

9.如权利要求6所述的带隙基准电路，其特征在于，所述第三双极性晶体管(Q3)为NPN三极管。

10.一种控制芯片，其特征在于，包括如权利要求6至9任一所述的带隙基准电路。

...

【技术特征摘要】

1.一种具有输入失调电压的运算放大器，其特征在于，包括正温度系数电流源(i1)、第一差分输入对管(t1)、第二差分输入对管(t2)、第一电阻(r1)、第一电流镜(100)、第二电流镜(200)和第三电流镜(300)；

2.如权利要求1所述的具有输入失调电压的运算放大器，其特征在于，所述正温度系数电流源(i1)包括第一pmos管(mp1)、第二pmos管(mp2)、第三pmos管(mp3)、第一nmos管(mn1)、第二nmos管(mn2)、第一双极型晶体管(q1)、第二双极型晶体管(q2)和第二电阻(r2)；

3.如权利要求1所述的具有输入失调电压的运算放大器，其特征在于，还包括：

4.如权利要求2所述的具有输入失调电压的运算放大器，其特征在于，所述第一nmos管(mn1)的源极电压和所述第二nmos管(mn2)的源极电压相等。

5.如权利要求2所述的具有输入失调电压的运算放大器，其特征在于，所述第一双极型晶体管(q1)和所述第二双极型晶体管(q2)为npn三...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：拓尔微电子股份有限公司，
类型：新型
国别省市：