【技术实现步骤摘要】
本申请属于芯片时间同步，尤其涉及一种芯片系统的时间同步方法和装置。
技术介绍
1、时间敏感网络的网络设备的实现可以通过多芯片组成，如，交换设备可以由多个交换芯片堆叠构成，多芯片组成的系统设备需要在多芯片之间完成多芯片之间的精确时间同步。相关技术中，主要通过一个时钟同步脉冲信号和一组自定义的接口信号，将时间信息同步到其他从芯片。但是，上述方法中从芯片每秒同步一次计时信息，在从芯片晶振或者锁相环相对于主芯片有较大的频偏的情况下，不能满足芯片间计时偏差在纳秒级的需求。
技术实现思路
1、本申请旨在至少解决相关技术中存在的技术问题之一。为此，本申请提出一种芯片系统的时间同步方法和装置，能够确保各芯片之间的时间同步达到纳秒级别，在满足时间精度需求的同时，仅需单个触发信号，即可满足时间精度的需求，控制逻辑简单，便于实现。
2、第一方面，本申请提供了一种芯片系统的时间同步方法，所述芯片系统包括第一级芯片和与所述第一级芯片的输出端连接的至少一个第二级芯片，该方法包括：
3、接收所述...
【技术保护点】
1.一种芯片系统的时间同步方法，其特征在于，所述芯片系统包括第一级芯片和与所述第一级芯片的输出端连接的至少一个第二级芯片，所述方法包括：
2.根据权利要求1所述的芯片系统的时间同步方法，其特征在于，所述基于所述第一触发输入信号对应的初始触发输入时间和所述第一触发输入信号对应的当前触发输入信号周期，得到所述当前触发输入信号周期下的触发输入时间，包括：
3.根据权利要求1所述的芯片系统的时间同步方法，其特征在于，所述基于所述当前触发输入信号周期下的触发输入时间进行日时间计时累加得到的第一计时信息，以及基于系统时钟周期进行计时累加得到的第二计时信息，...
【技术特征摘要】
1.一种芯片系统的时间同步方法，其特征在于，所述芯片系统包括第一级芯片和与所述第一级芯片的输出端连接的至少一个第二级芯片，所述方法包括：
2.根据权利要求1所述的芯片系统的时间同步方法，其特征在于，所述基于所述第一触发输入信号对应的初始触发输入时间和所述第一触发输入信号对应的当前触发输入信号周期，得到所述当前触发输入信号周期下的触发输入时间，包括：
3.根据权利要求1所述的芯片系统的时间同步方法，其特征在于，所述基于所述当前触发输入信号周期下的触发输入时间进行日时间计时累加得到的第一计时信息，以及基于系统时钟周期进行计时累加得到的第二计时信息，确定所述系统时钟周期的频率偏差，包括：
4.根据权利要求3所述的芯片系统的时间同步方法，其特征在于，在所述以所述当前触发输入信号周期下的触发输入时间为起始值，并基于所述触发输入信号周期，进行日时间计时累加，得到所述第一计时信息之前，所述方法还包括：
5.根据权利要求1-4任一项所述的芯片系统的时间同步方法，其特征在于，在所述基于所述频率偏差，修正所述系统时钟周期，对所述第一级芯片和各所述第二级芯片进行时间同步之后...
【专利技术属性】
技术研发人员：唐锋，
申请(专利权)人：北京物芯科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。