一种LDPC块并行读写同序译码的排序方法技术

技术编号:43961553 阅读:17 留言:0更新日期:2025-01-07 21:46
本发明专利技术涉及通信技术领域,具体涉及一种LDPC块并行读写同序译码的排序方法。为了在读写同序的LDPC块并行译码时,不改变译码时层顺序的前提下,避免读写冲突,适应各种不同BG,自动生成读写顺序而提出本发明专利技术所述方法。对第一层块号的读写顺序进行排列,并计算每一层读的起始位置和写的起始位置;增加每一层读数前的延迟,使得同一时刻只有一层在读和一层在写,读写相同块号时,写的时刻在读时刻之前;每一层与前设定个邻近层存在相同块号时将对应块号后移每一层与后设定个邻近层存在相同块号时将对应块号前移;本发明专利技术可以自动输出读写同序的LDPC块并行译码读写顺序。本发明专利技术译码时不改变层的顺序,避免读写冲突的同时,大幅降低了译码所需延迟。

【技术实现步骤摘要】

本专利技术涉及通信,具体地,涉及一种适用于各种base graph(基图)ldpc(low-density parity-check,准循环ldpc码)块并行读写同序译码的排序方法。


技术介绍

1、ldpc码是一种具有系数校验矩阵的分组纠错码,几乎适用于所有的信道,因此成为编码界近年来的研究热点,它的性能逼近香农极限,且描述和实现简单,易于进行理论分析和研究,译码简单且可实行并行操作,适合硬件实现。

2、块并行译码是使用很广泛的一种ldpc译码方式,这种方式同一时刻能且只能读一个块,写一个块;而且必须保证读一个块之前,这个块已经完成上一次的写操作,如果在读的时候发现没有写完,那么就要增加延迟,等待上一次写完才能开始读,延迟越多译码效率就越低,影响性能。

3、同时为了满足硬件开销问题,会采取读写顺序一致的块并行译码算法,这就更加大了降低时延的难度。


技术实现思路

1、为了在读写同序的ldpc块并行译码时,不改变译码时层顺序的前提下,避免读写冲突,大幅降低译码所需额外延迟,适应各种不同bg本文档来自技高网...

【技术保护点】

1.一种LDPC块并行读写同序译码的排序方法,其特征在于,包括以下过程:

2.根据权利要求1所述的一种LDPC块并行读写同序译码的排序方法,其特征在于,所述步骤2包括:

3.根据权利要求2所述的一种LDPC块并行读写同序译码的排序方法,其特征在于,所述步骤3包括:

4.根据权利要求3所述的一种LDPC块并行读写同序译码的排序方法,其特征在于,所述步骤4包括:

5.根据权利要求4所述的一种LDPC块并行读写同序译码的排序方法,其特征在于,所述步骤5包括:

【技术特征摘要】

1.一种ldpc块并行读写同序译码的排序方法,其特征在于,包括以下过程:

2.根据权利要求1所述的一种ldpc块并行读写同序译码的排序方法,其特征在于,所述步骤2包括:

3.根据权利要求2所述的一种ldpc块并行读写同序译码的排...

【专利技术属性】
技术研发人员:张向阳张涛范东丽
申请(专利权)人:中国电子科技集团公司第五十四研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1