【技术实现步骤摘要】
本申请涉及芯片时钟检测，特别是涉及一种时钟失效检测方法、装置、系统、存储介质和计算机程序产品。
技术介绍
1、系统级芯片(system on chip，简称soc芯片)的运行安全一般和时钟运行状态相关。一旦出现时钟频率低于或高于正常范围，甚至时钟消失的情况时，容易导致系统级芯片的电路无法正常工作。因此，需要对系统级芯片进行时钟失效检测。
2、系统级芯片的时钟一般来源于外部时钟源和/或内部时钟源。外部时钟源是一种基于晶振实现的时钟源，能够提供稳定而准确的时钟信号。内部时钟源是一种基于内部电阻电容振荡器实现的时钟源，具有外围电路简单，部署成本低的优点。目前常用的时钟失效检测手段，一般通过在固定时间或者固定待测时钟周期内，对一个已知频率的基准时钟进行频率计数，然后将基准时钟的频率计数值与外部时钟源和/或内部时钟源的频率计数值进行比较，从而确定待测时钟是否失效。
3、然而，随着不同应用对时钟频率需求的变化，出现了对时钟源产生的时钟进行多级倍频(一般通过锁相环phrase locked loop实现)和分频处理(譬如奇数分...
【技术保护点】
1.一种时钟失效检测方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述从所述多路时钟选择信号中确定出信号值不为零的比特位，将所述比特位对应的时钟作为待测时钟，采用时钟分频比对所述待测时钟的输出信号进行预分频处理，读取处理后的所述输出信号在预设时间内的频率计数结果，包括：
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述预设阈值的确定方法包括：
5.根据权利要求4所述的方法，其特征在于，当所述参考时钟在所述多路选择信号中对应的信号值不为...
【技术特征摘要】
1.一种时钟失效检测方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述从所述多路时钟选择信号中确定出信号值不为零的比特位，将所述比特位对应的时钟作为待测时钟，采用时钟分频比对所述待测时钟的输出信号进行预分频处理，读取处理后的所述输出信号在预设时间内的频率计数结果，包括：
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求1所述的方法，其特征在于，所述预设阈值的确定方法包括：
5.根据权利要求4所述的方法，其特征在于，当所述参考时钟在所述多路选择信号中对应的信...
【专利技术属性】
技术研发人员：徐嘉钢，黄松，陈志军，
申请(专利权)人：苏州旗芯微半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。