电平转换器、供电电路、显示驱动芯片和电子设备制造技术

本申请提供一种电平转换器、供电电路、显示驱动芯片和电子设备。电平转换器包括第一开关管、第二开关管、第一反相单元、第二反相单元和第一上拉单元，其中：第一上拉单元连接在第一反相单元的输出端与第一直流电源之间，第一上拉单元用于在电平转换器的第一输入端输入的第一时钟信号从高电平信号突变为低电平信号且电平转换器的第二输入端输入的第二时钟信号为低电平信号时，流经第一上拉单元的电流值大于流经第一开关管的电流值。实施本申请，可提高电路可靠性。

【技术实现步骤摘要】

本申请涉及电子，尤其涉及一种电平转换器、供电电路、显示驱动芯片和电子设备。

技术介绍

1、电平转换器(又称电压转换器或电平位移器)(level shifter，ls)是一种在系统级芯片soc设计中经常会用到的基础电路。电压转换器的作用是将输入信号的电平从一个电压域转换到另一个电压域。例如，芯片内不同电压域中的器件的工作电压可能分别为0～1v、0～3.3v、0～7.6v等，当不同电压域中的器件需要通信时电平转换器可以对这些器件的信号进行电平转换，如将信号的工作电压从0～1v转换至0～3.3v。

2、一种电平转换器的结构如图1所示，该电平转换器的输入端int1和输入端int2分别接收数字时钟电路输出的相位相反的两路数字时钟信号，该电平转换器的输出端out1和输出端out2均可输出信号至后级电路。当输入端int1接收的数字时钟信号因电源vdd2掉电从高电平突变为低电平时，t5由导通状态变为关断状态，呈现高阻态；t3从关断状态变为导通状态。输入端int2接收的数字时钟信号仍保持为低电平，t6关断，t4导通，输出端out2输出高电平，那么t1也关断呈高阻本文档来自技高网...

【技术保护点】

1.一种电平转换器，其特征在于，所述电平转换器包括第一开关管、第二开关管、第一反相单元、第二反相单元和第一上拉单元，其中：

2.根据权利要求1所述的电平转换器，其特征在于，在所述第一时钟信号为高电平信号且所述第二时钟信号为低电平信号时，所述第一上拉单元的电压等于所述第一直流电源的电压；

3.根据权利要求1或2所述的电平转换器，其特征在于，所述第一上拉单元包括第一电阻。

4.根据权利要求1或2所述的电平转换器，其特征在于，所述第一上拉单元包括第三开关管，所述第三开关管的第一端连接所述第一直流电源，所述第三开关管的控制端和所述第三开关管的第二端均连接所述第...

【技术特征摘要】

1.一种电平转换器，其特征在于，所述电平转换器包括第一开关管、第二开关管、第一反相单元、第二反相单元和第一上拉单元，其中：

2.根据权利要求1所述的电平转换器，其特征在于，在所述第一时钟信号为高电平信号且所述第二时钟信号为低电平信号时，所述第一上拉单元的电压等于所述第一直流电源的电压；

3.根据权利要求1或2所述的电平转换器，其特征在于，所述第一上拉单元包括第一电阻。

4.根据权利要求1或2所述的电平转换器，其特征在于，所述第一上拉单元包括第三开关管，所述第三开关管的第一端连接所述第一直流电源，所述第三开关管的控制端和所述第三开关管的第二端均连接所述第一反相单元的输出端。

5.根据权利要求4所述的电平转换器，其特征在于，所述第三开关管用于在所述第一时钟信号从高电平信号突变为低电平信号且所述第二时钟信号为低电平信号时，处于导通状态。

6.根据权利要求1-5任一项所述的电平转换器，其特征在于，所述电平转换器还包括第二上拉单元，所述第二上拉单元连接在所述第一直流电源与所述第二反相单元的输出端之间，所述第二上拉单元用于在所述第二时钟信号从高电平信号突变为低电平信号且所述第一时钟信号为低电平信号时，流经所述第二上拉单元的电流值大于流经所述第二开关管的电流值。

7.根据权利要求6所述的电平转换器，其特征在于，所述第二上拉单元用于在所述第一时钟信号为高电平信号且所述第二时钟信号为低电平信号时，处于短路状态；

8.根据权利要求6或7所述的电平转换器，其特征在于，所述第二上拉单元包括第二电阻。

9.根据权利要求6或7所述的电平转换器，其特征在于，所述第二上拉单元包括第四开关管，所述第四开关管的第一端连接所述第一直流电源，所述第四开关管的控制端和所述第四开关管的第二端均连接所述第二反相单元的输出端。

10.根据权利要求9所述的电平转换器，其特征在于，所述第四开关管在所述第二时钟信号从...

【专利技术属性】
技术研发人员：龙浩晖，张立，司晖，史学文，王灿朗，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：