一种针对小卷积核加速的基于RISC-V的AI处理机设计方法技术

本发明专利技术涉及RISC‑V指令集处理器技术领域，具体涉及一种针对小卷积核加速的基于RISC‑V的AI处理机设计方法，定卷积神经网络(CNN)中3×3卷积核的加速需求，选择RISC‑V的开放式架构RV32I作为基础，定义AI处理机的核心架构，包括计算单元、寄存器堆和控制单元，以优化小卷积核的处理；向量算术逻辑单元(VALU)和卷积运算单元(CUU)的设计与实现；VALU具备并行计算能力，能够执行加、减、乘向量运算以支持指令集扩展；卷积运算单元CUU处理3×3卷积操作，包含专用的硬件逻辑以执行逐元素乘法并累加操作，从而加速卷积计算过程。

【技术实现步骤摘要】

本专利技术涉及risc-v指令集处理器，具体涉及一种针对小卷积核加速的基于risc-v的ai处理机设计方法。

技术介绍

1、risc-v是一种全新的、简单且开放免费的指令集架构，于2010年由美国加州大学伯克利分校的krsteasanovic教授、andrewwaterman和yunsuplee等开发人员专利技术，并且得到了计算机体系架构领域泰斗davidpatterson的大力支持。作为全新一代精简指令集，risc-v虽然发展的历史较短，但由于兼顾了数据的传输量和传输速度，同时还在架构简易性、运行效率、成本和灵活性上优势明显，risc-v在aiot时代被寄予厚望，成为ai处理机设计的指令架构之一。

2、risc-v的处理器设计采用哈佛结构作为其内存架构。哈佛结构是一种将程序指令存储和数据存储分开的计算机内存设计。在哈佛结构中，程序存储器和数据存储器是两个独立的存储器，它们有各自独立的地址空间和数据总线。

3、虽然传统的cpu可以用于执行各种计算任务，但ai cpu在处理ai相关的计算任务时具有更高的效率和性能。在ai领域，cpu主本文档来自技高网...

【技术保护点】

1.一种针对小卷积核加速的基于RISC-V的AI处理机设计方法，其特征在于，包括以下步骤：

2.如权利要求1所述的针对小卷积核加速的基于RISC-V的AI处理机设计方法，其特征在于：所述步骤S2具体包括：

3.如权利要求1所述的针对小卷积核加速的基于RISC-V的AI处理机设计方法，其特征在于：所述步骤S3具体包括：

4.如权利要求1所述的针对小卷积核加速的基于RISC-V的AI处理机设计方法，其特征在于：所述步骤S4具体包括：

5.如权利要求1所述的针对小卷积核加速的基于RISC-V的AI处理机设计方法，其特征在于：所述步骤S5具体包括：...

【技术特征摘要】

1.一种针对小卷积核加速的基于risc-v的ai处理机设计方法，其特征在于，包括以下步骤：

2.如权利要求1所述的针对小卷积核加速的基于risc-v的ai处理机设计方法，其特征在于：所述步骤s2具体包括：

3.如权利要求1所述的针对小卷积核加速的基于risc-v的ai处理机设计方法，其特征在于：所述步骤s3具体包括：

4.如权利要求1所述的针对小卷积核加速的基于risc-v的ai处理机...

【专利技术属性】
技术研发人员：刘玉洁，于慕涵，侯星宇，张智，范龙飞，马松，
申请(专利权)人：中国民航大学，
类型：发明
国别省市：