数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法、装置、处理器及其介质制造方法及图纸

本发明专利技术涉及一种数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法，包括以下步骤：根据更新信号以及所需插值倍数生成各模块控制信号；根据所需插值倍数生成farrow滤波器下半部分系数；接收串行数据组；进行farrow滤波运算；存储多组串行数据，进行排列组合；对数据进行缓存后等间隔输出。采用了本发明专利技术的数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法、装置、处理器及其计算机可读存储介质，通过信号控制模块所产生的各下级模块的诸如使能信号、触发信号等指示信号以及生成的滤波器下半部分系数来控制整体farrow模块进行倍数插值，当数据更新周期较长时或者每个更新周期内需要进行插值的数据较少时，使用者可选择进行更多倍的插值，避免时间资源的浪费同时提高数据经过插值后的精度。

【技术实现步骤摘要】

本专利技术涉及fpga硬件领域，尤其涉及数字信号处理领域，具体是指一种数字信号处理中基于fpga实现系数间倍数可变插值处理的方法、装置、处理器及其计算机可读存储介质。

技术介绍

1、本专利技术以farrow滤波器的理论为基础，理想的滤波器分为上下两个部分，上半部分系数固定，下半部分输入可变的延时系数△k，得到输出的信号的小数延时为(1-△k)*tclk.△k取值在0.0～1.0之间。如图一所示，四阶farrow滤波器的上半部分为五个fir滤波器，五个相邻更新周期的数据分别与对应系数相乘并累加，得到五个新的数据送入farrow滤波器的下半部分，与△k进行乘加运算。

2、滤波器的阶数越高，滤波效果越好，同时在fpga中实现所占用的芯片资源越大。farrow滤波器下半部分例化次数越多，即△k越多，插值后数据的精度越高，同时相应的会增加时间资源及fpga芯片资源。现有技术主要为理论方面或在matlab对数据模型进行处理，当前在运用fpga来实现系数间的插值时，多主要集中于实现固定的插值倍数，不能够根据系数的更新率及系数长度灵活的调整系数的插值倍数。...

【技术保护点】

1.一种数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法，其特征在于，所述的方法包括以下步骤：

2.根据权利要求1所述的数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法，其特征在于，所述的步骤(1)具体包括以下步骤：

3.根据权利要求2所述的数字信号处理中基于FPGA实现系数间倍数可变插值处理的方法，其特征在于，所述的生成的更新信号用于控制后续数据等间隔输出以及作为farrow模块的后续模块的更新信号；所述的生成的使能信号用于存储模块的地址以及用于生成farrow滤波器下半部分△k的指示信号。

4.根据权利要求1所述的数字信号处理中...

【技术特征摘要】

1.一种数字信号处理中基于fpga实现系数间倍数可变插值处理的方法，其特征在于，所述的方法包括以下步骤：

2.根据权利要求1所述的数字信号处理中基于fpga实现系数间倍数可变插值处理的方法，其特征在于，所述的步骤(1)具体包括以下步骤：

3.根据权利要求2所述的数字信号处理中基于fpga实现系数间倍数可变插值处理的方法，其特征在于，所述的生成的更新信号用于控制后续数据等间隔输出以及作为farrow模块的后续模块的更新信号；所述的生成的使能信号用于存储模块的地址以及用于生成farrow滤波器下半部分△k的指示信号。

4.根据权利要求1所述的数字信号处理中基于fpga实现系数间倍数可变插值处理的方法，其特征在于，所述的步骤(3)具体为：

5.根据权利要求1所述的数字信号处理中基于fpga实现系数间倍数可变插值处理的方法，其特征在于，所述的步骤(4)具体为：

6.根据权利要求1所述的数字信号...

【专利技术属性】
技术研发人员：李添，
申请(专利权)人：创远信科上海技术股份有限公司，
类型：发明
国别省市：