【技术实现步骤摘要】
本公开一般而言涉及测试设计(dft)，并且在特定实施例中涉及全速扫描覆盖。
技术介绍
1、随着半导体制造工艺的不断进步，硅芯片的尺寸增加并且片上硅(soc)中的逻辑级数上升。随着时间的推移，这些工艺允许晶体管和其他组件以更小的维度制造，从而使得能够将更多功能性集成到单个芯片中。随着芯片的尺寸增加，可以将更多晶体管包装到芯片上，从而使得复杂性和功能性更高。复杂性的这种增长加上逻辑级数的增加对功耗提出了挑战。随着更多晶体管开关状态和执行操作，芯片的功率要求会变得至关重要。功耗的这种增加引发了几个问题，诸如散热、便携式设备中的电池寿命以及整体功率效率。
2、在芯片设计和实现阶段，采用各种技术来解决功耗问题。这些技术包括功率门控、电压缩放、时钟门控和低功耗设计方法。功率门控涉及选择性地关闭或降低芯片的非活动或空闲部分的功率。电压缩放降低芯片的操作电压以降低功耗，而时钟门控涉及动态禁用非活动电路块的时钟。低功耗设计方法优化整体芯片体系架构和电路设计以降低功耗。
3、自动测试模式生成(atpg)工具生成可以检测设计中的故障或...
【技术保护点】
1.一种控制电路，包括：
2.如权利要求1所述的控制电路，其中第一时钟门控电路被配置为向扫描链中的第一扫描触发器提供第二时钟信号。
3.如权利要求1所述的控制电路，其中第一测试控制信号、第二测试控制信号、第三测试控制信号和第四测试控制信号由耦合到包括所述控制电路在内的集成电路的测试控制单元生成。
4.如权利要求1所述的控制电路，还包括：
5.如权利要求4所述的控制电路，其中第二时钟门控电路被配置为向扫描链中的最后一个扫描触发器提供第三时钟信号。
6.如权利要求4所述的控制电路，其中第一锁存器、第二锁存器中的每...
【技术特征摘要】
1.一种控制电路，包括：
2.如权利要求1所述的控制电路，其中第一时钟门控电路被配置为向扫描链中的第一扫描触发器提供第二时钟信号。
3.如权利要求1所述的控制电路，其中第一测试控制信号、第二测试控制信号、第三测试控制信号和第四测试控制信号由耦合到包括所述控制电路在内的集成电路的测试控制单元生成。
4.如权利要求1所述的控制电路，还包括：
5.如权利要求4所述的控制电路，其中第二时钟门控电路被配置为向扫描链中的最后一个扫描触发器提供第三时钟信号。
6.如权利要求4所述的控制电路，其中第一锁存器、第二锁存器中的每一个或两者都是门控d锁存器类型。
7.如权利要求1所述的控制电路，其中第一选择信号和第二选择信号由扫描解码器提供。
8.一种集成电路，包括：
9.如权利要求8所述的集成电路，其中扫描链包括多个扫描触发器，第一扫描触发器的扫描输入端子被配置为接收测试模式，扫描链中每个后续扫描触发器的扫描输入端子耦合到前一个扫描触发器的输出端子。
10.如权利要求8所述的集成电路，其中第一扫描使能信号是第二扫描使能信号和第三扫描使能信号的逻辑and函数。
11.如权利要求8所述的集成电路，其中第一扫描使能信号从逻辑内置自检(lbist)提供或使...
【专利技术属性】
技术研发人员：V·N·斯瑞尼瓦桑，S·K·瓦茨，U·C·斯瑞瓦斯塔瓦，
申请(专利权)人：意法半导体国际公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。