一种带有寄存器的同步FIFO及电子设备制造技术

一种带有寄存器的同步FIFO，其特征在于，包括：头部寄存器，用于接收第一输入数据，并向外输出数据；尾部寄存器，用于接收第二输入数据，并转移到所述头部寄存器或所述内部寄存器；内部寄存器，用于接收所述第二输入数据，并转移到所述头部寄存器；所述控制电路，与所述头部寄存器、所述尾部寄存器和多个所述内部寄存器相连，并控制输入数据加载到所述头部寄存器或所述尾部寄存器，控制所述第二输入数据从所述尾部寄存器转移到所述头部寄存器或所述内部寄存器，控制所述第二输入数据从所述内部寄存器转移到所述头部寄存器，控制所述头部寄存器向外输出数据。本发明专利技术具有较高的稳定性与数据传输效率。

【技术实现步骤摘要】

本专利技术涉及同步fifo，具体地，涉及一种带有寄存器的同步fifo。

技术介绍

1、同步fifo(first in first out)是指在fpga内部用逻辑资源实现的能对数据的存储具有先进先出特性的一种缓存器，它与普通存储器的显著区别在于没有外部读写地址线，这意味着它只能顺序地写入和读出数据。同步fifo的读时钟和写时钟是同一个时钟，因此在时钟沿来临时会同时发生读写操作。

2、与普通存储器不同，同步fifo没有外部读写地址线，数据地址由内部读写指针自动加1完成。同步fifo只能顺序写入和顺序读出数据，不能像普通存储器那样随机访问。同步fifo读时钟和写时钟为同一个时钟，读写操作在时钟沿来临时同时发生。

3、在cpu中，向fifo提供push信号和向fifo提供数据的外部电路通常由同一时钟信号进行驱动。外部电路响应在上一个时钟信号的上升沿，启动push信号的断言和向fifo提供数据，因此外部电路必须足够快，以便在不到一个时钟周期内向fifo输入端口提供push信号和数据，在同一时钟信号的下一个上升沿之前，push和数据信号在足够本文档来自技高网...

【技术保护点】

1.一种带有寄存器的同步FIFO，其特征在于，包括：头部寄存器、尾部寄存器、多个内部寄存器和控制电路；

2.根据权利要求1所述的一种带有寄存器的同步FIFO，其特征在于，所述控制电路包括：

3.根据权利要求1所述的一种带有寄存器的同步FIFO，其特征在于，在一个时钟周期中，在时钟有效沿，PUSH信号为1，FULL信号为0，则将输入数据捕获到所述头部寄存器或所述尾部寄存器中。

4.根据权利要求1所述的一种带有寄存器的同步FIFO，其特征在于，当FULL信号为1时，FULL信号将在下一个时钟周期中被置0，同时，在下一个时钟周期中，POP信号被置1，VALI...

【技术特征摘要】

1.一种带有寄存器的同步fifo，其特征在于，包括：头部寄存器、尾部寄存器、多个内部寄存器和控制电路；

2.根据权利要求1所述的一种带有寄存器的同步fifo，其特征在于，所述控制电路包括：

3.根据权利要求1所述的一种带有寄存器的同步fifo，其特征在于，在一个时钟周期中，在时钟有效沿，push信号为1，full信号为0，则将输入数据捕获到所述头部寄存器或所述尾部寄存器中。

4.根据权利要求1所述的一种带有寄存器的同步fifo，其特征在于，当full信号为1时，full信号将在下一个时钟周期中被置0，同时，在下一个时钟周期中，pop信号被置1，valid信号被置1。

5.根据权利要求1所述的一种带有寄存器的同步fifo，其特征在于，如果pop信号被置1，并且所述尾部寄存器不为空，则所述头部寄存器的内容在下一个时钟周期中更新。

6.根据权利要求1所述的一种带有寄存器的同步fifo，其特征在于，如果在一个时钟周期内，所述尾部寄存器被占用，并且至少有一个所述内部寄存器未被占用，并且在下一个时钟周期内不执行push操...

【专利技术属性】
技术研发人员：周禹霖，卢笙，陈盈安，
申请(专利权)人：芯云晟杭州电子科技有限公司，
类型：发明
国别省市：