用于芯片测试的各向异性导电胶连接插座制备方法技术

技术编号：43673266 阅读：30 留言：0更新日期：2024-12-18 20:58

本发明专利技术公开了一种用于芯片测试的各向异性导电胶连接插座制备方法，包括：提供带有多个导电通孔的基板，基板包含层叠的基材层和绝缘弹性层；将基板置于印刷设备的导气板上，对齐导气孔与导电通孔；将基板移动至真空支撑载具和网板之间，确保各孔对齐；接通负压形成真空环境；将导电胶涂布在网板上，使用刮刀进行多次印刷，刮刀压力和负压逐步调整以确保导电胶均匀填充通孔；对填充完成的基板进行热固化，形成芯片连接插座。本发明专利技术提供的用于芯片测试的各向异性导电胶连接插座制备方法，通过优化印刷工艺和真空负压控制，实现导电胶的均匀填充，从而保证连接插座的导电性能和信号传输稳定性，可以降低对成型设备的依赖，减少生产成本。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术属于芯片测试，具体涉及一种用于芯片测试的各向异性导电胶连接插座制备方法。

技术介绍

1、在半导体行业，连接插座作为连接芯片和测试设备的关键组件，对于确保芯片性能的评估至关重要。这些连接插座必须能够精确地与半导体芯片的引脚对齐，以实现高效准确的信号传输。目前市场上主流的连接插座制造技术依赖于一种特定的磁力成型设备。该技术的基本过程包括将金属颗粒与有机硅胶混合后，注入到设计有导电通道的特定模具中。在磁场的作用下，金属颗粒会沿预定的路径重新分布，形成与待测芯片引脚同步的导电通道。

2、然而，这种技术存在几个显著的弊端。首先，该工艺磁力成型设备的开发成本非常高，这大大增加了连接插座的生产成本。其次，该工艺对金属颗粒的磁性有特定要求，一般选用镍、铬等材质，但随着芯片技术的发展，对于单个引脚的导电率要求越来越高，这种传统材料的选择限制了产品性能的提升。此外，该工艺对操作人员的技术知识要求较高，需要对电磁知识和流体知识有深入了解，并且每一款产品的电磁力都需要经过多次试验才能达到生产应用标准，增加了生产的复杂度和周期。

>3、因此，针对上述本文档来自技高网...

【技术保护点】

1.一种用于芯片测试的各向异性导电胶连接插座制备方法，其特征在于，包括：

2.根据权利要求1所述的用于芯片测试的各向异性导电胶连接插座制备方法，其特征在于，刮刀单次印刷时间为8～10s、单次印刷位移为180～200mm。

3.根据权利要求2所述的用于芯片测试的各向异性导电胶连接插座制备方法，其特征在于，印刷过程中，负压发生器的真空压强在48～60s内逐渐增大至0.06～0.08MPa，在0.06～0.08MPa下保持112～140s后，再在24～30s内逐渐增加至0.09～0.11MPa，并保持在0.09～0.11MPa下直至印刷完成。