【技术实现步骤摘要】
本公开涉及一种半导体器件，更具体地，涉及一种包括堆叠的多栅晶体管的半导体器件。
技术介绍
1、作为用于增加集成电路器件的密度的缩放技术之一，已经提出了用于在衬底上形成鳍状或纳米线状的硅主体并在硅主体的表面上形成栅极的多栅晶体管。
2、由于该多栅晶体管使用三维沟道，因此容易缩放多栅晶体管。此外，即使不增加多栅晶体管的栅极长度，也可以改进电流控制能力。此外，可以有效地抑制沟道区的电位受漏极电压影响的短沟道效应(sce)。
技术实现思路
1、本公开的目的是提供一种改进了设计自由度和集成度的半导体器件。
2、本公开的目的不限于上述那些目的，并且本领域技术人员根据本公开的以下描述将清楚地理解本文中未提及的本公开的附加目的。
3、根据本公开的各方面，一种半导体器件包括衬底上的下部区域和上部区域，并且该半导体器件还可以包括：第一下有源图案和第二下有源图案，在第一方向上延伸，在下部区域中延伸，并且在与第一方向相交的第二方向上彼此间隔开；第一上有源图案和第二上有源图案，在...
【技术保护点】
1.一种半导体器件，包括衬底上的下部区域和上部区域，所述半导体器件还包括：
2.根据权利要求1所述的半导体器件，其中，所述下共享接触部从所述第一下源/漏接触部的侧表面延伸，并且电连接到所述第四栅电极的侧表面。
3.根据权利要求2所述的半导体器件，其中，所述下共享接触部在所述第一方向上延伸。
4.根据权利要求1所述的半导体器件，其中，所述上共享接触部在所述第一上源/漏接触部的上表面和所述第一栅电极的上表面上。
5.根据权利要求4所述的半导体器件，其中，所述下共享接触部在所述第一方向上延伸。
6.根据权利要求1所...
【技术特征摘要】
1.一种半导体器件，包括衬底上的下部区域和上部区域，所述半导体器件还包括：
2.根据权利要求1所述的半导体器件，其中，所述下共享接触部从所述第一下源/漏接触部的侧表面延伸，并且电连接到所述第四栅电极的侧表面。
3.根据权利要求2所述的半导体器件，其中，所述下共享接触部在所述第一方向上延伸。
4.根据权利要求1所述的半导体器件，其中，所述上共享接触部在所述第一上源/漏接触部的上表面和所述第一栅电极的上表面上。
5.根据权利要求4所述的半导体器件，其中，所述下共享接触部在所述第一方向上延伸。
6.根据权利要求1所述的半导体器件，还包括：切割图案，在所述第一方向上延伸，将所述第一栅电极与所述第二栅电极分离，并且将所述第三栅电极与所述第四栅电极分离。
7.根据权利要求6所述的半导体器件，其中，所述第一栅电极在所述第二方向上的长度与所述第三栅电极在所述第二方向上的长度相同，以及
8.根据权利要求1所述的半导体器件，还包括：
9.一种半导体器件，包括衬底上的下部区域和上部区域，所述半导体器件还包括：
10.根据权利要求9所述的半导体器件，其中，所述第一下源/漏接触部电连接到所述第一上源/漏接触部，以及
11.根据权利要求9所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。