半导体器件制造技术

半导体器件可以包括：衬底，包括有源图案；器件隔离层，限定有源图案；沟道图案，在有源图案上；栅电极，在沟道图案上；以及穿透栅电极的第一隔离图案和第二隔离图案。第一隔离图案可以延伸到器件隔离层中，并且第二隔离图案可以设置为穿透栅电极和器件隔离层，并且可以延伸到衬底的上部中。第二隔离图案的底表面的水平可以低于器件隔离层的底表面的水平。

【技术实现步骤摘要】

本公开涉及一种半导体器件，并且具体地，涉及一种包括场效应晶体管的半导体器件。

技术介绍

1、半导体器件包括由金属氧化物半导体场效应晶体管(mos-fet)构成的集成电路。为了满足对具有小图案尺寸和减少设计规则的半导体器件日益增长的需求，mos-fet正在大幅缩小。mos-fet的缩小可能导致半导体器件的操作特性劣化。正在进行各种研究以克服与半导体器件的缩小相关的技术限制并且实现高性能的半导体器件。

技术实现思路

1、本公开的实施方式提供了一种具有改善的可靠性的半导体器件。

2、本公开的实施方式提供了一种具有改善的电特性的半导体器件。

3、根据本公开的实施方式，半导体器件可以包括：衬底，包括有源图案；器件隔离层，限定有源图案；沟道图案，在有源图案上；栅电极，在沟道图案上；以及穿透栅电极的第一隔离图案和第二隔离图案。第一隔离图案可以延伸到器件隔离层中，并且第二隔离图案可以设置为穿透栅电极和器件隔离层，并且可以延伸到衬底的上部中。第二隔离图案的底表面的水平可以低于器件隔离层的底表面的水平。<本文档来自技高网...

【技术保护点】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第二隔离图案的底表面的水平等于所述器件隔离层的底表面的水平。

3.根据权利要求1所述的半导体器件，其中，所述第一隔离图案的底表面的水平高于所述器件隔离层的底表面的水平。

4.根据权利要求1所述的半导体器件，其中，所述第一隔离图案和所述第二隔离图案限定单个物体。

5.根据权利要求1所述的半导体器件，其中，所述第一隔离图案穿透所述器件隔离层，并且延伸到所述衬底的上部中，并且

6.根据权利要求5所述的半导体器件，其中，所述第一隔离图案的顶表面和所述第二隔离图案的...

【技术特征摘要】

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述第二隔离图案的底表面的水平等于所述器件隔离层的底表面的水平。

3.根据权利要求1所述的半导体器件，其中，所述第一隔离图案的底表面的水平高于所述器件隔离层的底表面的水平。

4.根据权利要求1所述的半导体器件，其中，所述第一隔离图案和所述第二隔离图案限定单个物体。

5.根据权利要求1所述的半导体器件，其中，所述第一隔离图案穿透所述器件隔离层，并且延伸到所述衬底的上部中，并且

6.根据权利要求5所述的半导体器件，其中，所述第一隔离图案的顶表面和所述第二隔离图案的顶表面位于等于或高于所述栅电极的顶表面的水平处，并且

7.根据权利要求1所述的半导体器件，其中，所述第二隔离图案包括：

8.根据权利要求7所述的半导体器件，其中，所述第二深度在140nm至180nm的范围内。

9.根据权利要求7所述的半导体器件，其中，所述第一部分的所述第一深度等于所述第一隔离图案的第一高度。

10.根据权利要求1所述的半导体器件，其中，所述第一隔离图案和所述第二隔离图案中的每一个隔离图案是包括氧化硅、氮化硅或氮氧化硅中的至少一种的单层。

11.根据权利要求1所述的半导体器件，其中，所述第一隔离图案和所述第二隔...

【专利技术属性】
技术研发人员：金昊俊，李炫宇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：