色序时间控制电路及相关色序显示器系统与方法技术方案

本发明专利技术涉及一种色序时间控制电路及相关的色序显示器与方法，在色序时间控制电路所包含的行列数据排序单元中，对所输入的画素或子画素进行暂存、排序、及输出。这些画素或子画素亦由色彩数据排序单元根据色序法及不同子画素的颜色进行排序，使驱动控制单元在一极短时间差内将被排序的不同颜色子画素写入显示面板而完成一全彩画面。行列数据排序单元是将画素或子画素以矩阵方式暂存，并以对应于矩阵的方式逐行平行读取画素或子画素；其中画素或子画素是根据矩阵行列的大小及扫描驱动单元在同一时间内所开启的闸线数来进行排序与平行读取。本发明专利技术可以实现在同时开启扫描驱动单元中二条以上的闸线时仍可维持处理画素排列及输出的正确性。

【技术实现步骤摘要】

本专利技术涉及一种色序时间控制电路及相关的色序显示器与方法，尤指一种使用多闸线开 启配合数据排列读取数据的色序时间控制电路与相关的色序显示器与方法。技术背景一般使用色序法的显示器都会配备有一色序时间控制电路，以将单一全彩画面所包含的 复数个画素各自包含的子画素在一极短的时间内迭加显示于该液晶显示器的显示面板，以利 用人类肉眼的视觉暂留现象来进行该全彩画面中所有画素的显示。请参阅图l，其为一种一般色序显示器100的示意图。如图1所示，色序显示器100是包含 一色序时间控制电路110、 一数据驱动单元120、 一扫描驱动单元130、 一显示面板140、 一发 光二极管驱动单元150、 一背光模块160、及二缓冲存储器108与112。显示面板140是根据扫 描驱动单元130所驱动的扫描线及数据驱动单元120所驱动的数据线来决定其所包含的晶体管 显示的画素。为了实施色序法，色序时间控制电路110是用来控制数据驱动单元120与扫描驱 动单元130的操作时序，以在极短的不同时间内将不同颜色的子画素读入显示面板140。色序 时间控制电路l 10亦控制发光二极管驱动单元150的操作时序以决定启动背光模块l 60的时序色序时间控制电路110是包含一输入缓冲存储器102、 一影像排序处理单元104、 一驱动 控制电路106。输入缓冲存储器102用来将外部输入至色序时间控制电路110的一同步讯号dei 、 一画素频率pclk、及复数个画素，与色序时间控制电路110所使用的一系统频率sclk做同 步处理。影像排序处理单元104是与缓冲存储器108及112共同运作，将单一画面中的画素配 合扫描驱动单元130在同一时间内仅开启的单一闸线的画素输出量、并根据不同颜色的子画 素来进行重新排列，以将该画面包含的红色子画素(在图1中以区块R表示)、绿色子画素(在 图l中以区块G表示)、及蓝色子画素(在第l图中以区块B表示)藉由缓冲存储器108及112的辅 助，在不同的时间与极短的时间差内读入驱动控制单元106 ，并使驱动控制单元106据以间接 控制显示面板140上的全彩画面显示。为了改进图1所示的色序显示器100的数据传输效率，可使扫描驱动单元130同时开启多 条闸线来加快数据传输的速度；然而，这样的做法也极易造成多条闸线之间在数据传输顺序12上的混乱，并使得画素数据无法在被传输以后正确的被还原，因而造成显示面板140无法显 示正确的画素数据。
技术实现思路
本专利技术是揭露数种色序时间控制电路及相关的色序显示器系统与影像数据排序与读取 方法，以有效利用同时开启多条闸线时的高数据传输速率，并达成在开启多条闸线的情况下 仍可维持处理画素排列及输出的正确性的目的。本专利技术是揭露一种使用多闸线开启配合数据排列读取数据的色序时间控制电路，应用于 一色序显示器。该色序时间控制电路包含一行列数据排序单元及一色彩数据排序单元。该行 列数据排序单元是用来暂存并读取复数个画素。该行列数据排序单元是包含一行列缓冲存储 器及一插入排序电路。该行列缓冲存储器是用来以矩阵方式暂存该复数个画素。该插入排序 电路是用来根据一第一切割数将该行列缓冲存储器所暂存的该复数个画素分成复数个第一等 分，以平行读取该复数个第一等分各自包含的以矩阵方式排列的画素。该插入排序电路并根 据一第二切割数将该复数个第一等分的每一第一等分所包含的复数个画素分成复数个第二等 分，以依序在每一第二等分中根据一画素读取顺序读取画素。该色彩数据排序单元是用来根 据该行列数据排序单元所暂存并读取的该复数个画素各自包含的子画素的颜色，将该复数个 画素各自包含的子画素加以分类并排序。该色序时间控制电路是根据一时间差输出该色彩数 据排序单元所分类的复数个不同颜色的子画素，以产生一全彩画面。用来依序在该每一第二 等分中读取画素的该画素读取顺序是以同时读取该第二等分所包含的复数个第三等分的每一 第三等分中一画素的方式来读取画素。该复数个第三等分的数量是对应于该色序显示器包含 的一扫描驱动单元在同一时间内所开启的闸线数。本专利技术是揭露一种使用多闸线开启配合数据排列读取数据的色序显示器系统。该色序显 示器系统是包含一行列数据排序单元及一色彩数据排序单元。该行列数据排序单元是包含于 该色序显示器系统所包含的一主机端，用来暂存并读取复数个画素。该行列数据排序单元包 含一行列缓冲存储器及一插入排序电路。该行列缓冲存储器是用来暂存该复数个画素。该插 入排序电路是用来根据一第一切割数将该行列缓冲存储器所暂存的该复数个画素分成复数个 第一等分，以平行读取该复数个第一等分各自包含的以矩阵方式排列的画素。该插入排序电 路并根据一第二切割数将该复数个第一等分的每一第一等分所包含的复数个画素分成复数个13第二等分，以依序在每一第二等分中根据一画素读取顺序读取画素。该色彩数据排序单元是 包含于该色序显示器系统所包含的一色序显示器，用来根据该行列数据排序单元所暂存并读 取的该复数个画素各自包含的子画素的颜色，将该复数个画素各自包含的子画素加以分类并 排序。该色序显示器系根据一时间差输出该色彩数据排序单元所分类的复数个不同颜色的子 画素，以产生一全彩画面。用来依序在该每一第二等分中读取画素的该画素读取顺序是以同 时读取该第二等分所包含的复数个第三等分的每一第三等分中一画素的方式来读取画素。该 复数个第三等分的数量是对应于该色序显示器包含的一扫描驱动单元在同一时间内所开启的 闸线数。本专利技术是揭露一种使用多闸线开启配合数据排列读取数据的色序时间控制电路，应用于 一色序显示器。该色序时间控制电路包含一色彩数据排序单元及一行列数据排序单元。该色 彩数据排序单元是用来根据复数个画素各自包含的子画素的颜色，将该复数个画素各自包含 的子画素分类并排序成复数个子画素群组，且每一子画素群组是对应于不同的颜色。该行列 数据排序单元是用来由该色彩数据排序单元暂存并读取该复数个子画素群组。该行列数据排 序单元是包含一行列缓冲存储器及一插入排序电路。该行列缓冲存储器是用来暂存该复数个 子画素群组的一子画素群组。该插入排序电路是用来根据一第一切割数将该行列缓冲存储器 所暂存的该子画素群组所包含的复数个子画素分成复数个第一等分，以平行读取该复数个第 一等分各自包含的以矩阵方式排列的子画素。该插入排序电路并根据一第二切割数将该复数 个第一等分的每一第一等分所包含的复数个子画素分成复数个第二等分，以依序在每一第二 等分中根据一子画素读取顺序读取子画素。该色序显示器是根据一时间差输出该行列数据排 序单元所读取的复数个不同颜色的子画素群组，以产生一全彩画面。用来依序在该每一第二等分中读取子画素的该子画素读取顺序是以同时读取该第二等分所包含的复数个第三等分的 每一第三等分中一子画素的方式来读取画素。该复数个第三等分的数量是对应于该色序显示 器包含的一扫描驱动单元在同一时间内所开启的闸线数。本专利技术是揭露一种使用多闸线开启配合数据排列读取数据的色序时间控制电路，应用于 一色序显示器。该色序时间控制电路包含一行列数据排序单元。该行列数据排序单元是用来 暂存并读取由外部输入至该色序时间控制电路的复数个子画素群组。该行列数据排序单元是 包含一行列缓冲存储器及一插入排序电路。该行列缓本文档来自技高网...

【技术保护点】
一种色序时间控制电路，应用于一色序显示器，其特征在于，该色序时间控制电路（Ｃｏｌｏｒ　Ｓｅｑｕｅｎｔｉａｌ　Ｔｉｍｉｎｇ　Ｃｏｎｔｒｏｌｌｉｎｇ　Ｃｉｒｃｕｉｔ）包含：一行列数据排序单元（Ｌｉｎｅ　Ｄａｔａ　Ｓｏｒｔｉｎｇ　Ｕｎｉｔ），用来暂存并读取复数个画素，包含：一行列缓冲存储器，用来以矩阵方式暂存该复数个画素；及一插入排序电路（Ｉｎｓｅｒｔｉｏｎ　Ｓｏｒｔｉｎｇ　Ｃｉｒｃｕｉｔ），用来根据一第一切割数将该行列缓冲存储器所暂存的该复数个画素分成复数个第一等分（ＥｑｕａｌＰａｒｔｉｔｉｏｎ），以平行读取该复数个第一等分各自包含的以矩阵方式排列的画素，该插入排序电路并根据一第二切割数将该复数个第一等分的每一第一等分所包含的复数个画素分成复数个第二等分，以依序在每一第二等分中根据一画素读取顺序读取画素；及一色彩数据排序单元，用来根据该行列数据排序单元所暂存并读取的该复数个画素各自包含的子画素的颜色，将该复数个画素各自包含的子画素加以分类并排序；　　　　其中该色序时间控制电路是根据一时间差输出该色彩数据排序单元所分类的复数个不同颜色的子画素，以产生一全彩画面；　　　　其中用来依序在该每一第二等分中读取画素的该画素读取顺序是以同时读取该第二等分所包含的复数个第三等分的每一第三等分中一画素的方式来读取画素，且该复数个第三等分的数量是对应于该色序显示器包含的一扫描驱动单元在同一时间内所开启的闸线数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邱显钧，戴文智，陈宏纬，
申请(专利权)人：华映光电股份有限公司，中华映管股份有限公司，
类型：发明
国别省市：35[中国|福建]